

氏 名 小野 峻

学位(専攻分野) 博士(理学)

学位記番号 総研大乙第 251 号

学位授与の日付 平成29年9月28日

学位授与の要件 学位規則第6条第2項該当

学位論文題目 ILC バーテックス検出器に向けた位置・時間計測 SOI ピクセル検出器の研究開発

論文審査委員 主 査 教授 新井 康夫  
教授 幅 淳二  
教授 花垣 和則  
講師 杉本 康博  
講師 坪山 透  
名誉教授 池田 博一 総合研究大学院大学

論文の要旨

Summary (Abstract) of doctoral thesis contents

ILC バーテックス検出器に向けた位置・時間計測 SOI ピクセル検出器の研究開発

現在の素粒子物理学実験においては、超対称性粒子をはじめとする標準理論を超える物理の探索・解明が重要なテーマとなっている。日本国内で現在建設計画が推進されている電子・陽電子衝突加速器実験 International Linear Collider(ILC) においては、ヒッグス粒子の精密測定及び超対称性粒子の直接・間接測定を行うことで新たな物理理論の発見、検証が期待されている。この ILC 実験では高ルミノシティ・高頻度での電子・陽電子ビーム衝突によって、生成・崩壊する粒子を検出し、発生事象を精密に再構成するための検出器システムの研究開発が重要な要素となっている。特に、電子・陽電子の衝突点に最も近接し崩壊粒子の位置の精密計測を行うバーテックス検出器では  $3\ \mu\text{m}$  を切る非常に高精度の位置分解能を要求しており、そのための新たなシリコンピクセル検出器の開発が必要となっている。また、ILC では高ルミノシティ・高頻度でのビーム衝突による多数のバックグラウンドが発生するため、検出されたシグナルから必要となる事象の粒子飛跡を正確に再構成する性能が要求されている。

この ILC バーテックス検出器の実現に向けて、本研究では Silicon-on-Insulator (SOI) 技術を使用したセンサー・回路一体型のピクセル検出器の研究開発を推進している。SOI 技術とは、高抵抗のシリコンバルクのウェハ上に酸化膜( $\text{SiO}_2$ )層を形成し、さらにその上部に MOS 型トランジスタを配置する低抵抗シリコン層を形成するウェハ・プロセス技術である。この SOI 構造の基板となる高抵抗シリコンウェハを空乏化し放射線センサーとして用い、回路層と結合させることにより、一つのチップ上に荷電粒子を検出するセンサー部と読み出しを行う回路部とを一体化させた SOI ピクセル検出器を実現することが可能となる。

現在、開発を進めている ILC 用 SOI ピクセル検出器:SOFIST(SOI Fine-measurement of Space and Time)ではセンサー・回路一体型構造を利用し、一つのピクセル上に検出粒子シグナルと検出時間情報を同時に記録するための複雑な回路を高密度実装する。これにより高精度の位置分解能性能を実現するとともに、荷電粒子が通過した時間情報を記録し、位置・時間情報を同時に検出することにより精密な粒子飛跡再構成・崩壊点計測を実現する。このため、SOFIST のピクセル内にシグナル・時間情報を格納するアナログメモリ、タイムスタンプ回路、そして荷電粒子ヒットを識別・格納するためのコンパレータやシフトレジスタなどの多数の回路を搭載する。これらの複雑な処理回路を搭載し、さらに高精度の位置分解能を実現するための小型ピクセルの実現が SOFIST の開発における重要課題となっており、その実現に向けて複数段階に分け試作センサーの設計開発・評価を行った。

(別紙様式 2)  
(Separate Form 2)

本研究では SOFIST に要求される機能・性能の検討から開始し、試作センサーチップの設計・シミュレーションによる回路特性の検証、実デバイスを使用した基本特性試験、そして実際の荷電粒子ビームによる飛跡再構成性能の評価までを実施している。最初の試作となる SOFIST Ver.1 では、センサー単体での位置分解能性能の評価のため、20  $\mu\text{m}$  角の小型ピクセル回路を実装した。また、センサーチップ内にカラム並列による 8 bit ADC を搭載しピクセルシグナルの高速読み出しを実現した。そして次の試作となる SOFIST Ver.2 センサーでは、ピクセル内タイムスタンプ回路による時間情報記録可能なピクセル回路開発を行った。

また、Ver.1 試作センサーについては位置分解能性能評価を行うため、米国フェルミ国立加速器研究所のテストビーム照射施設を利用したビームテストによる実験を行った。Ver.1 センサーを使用した荷電粒子飛跡検出器システムを構築して 120 GeV の高エネルギー陽子ビームを照射し、検出されたシグナルから飛跡の再構成・センサーごとの分解能計測を行った。このビームテストでのセンサー評価により、Ver.1 でのセンサーにより位置分解能 1.7  $\mu\text{m}$  が得られる事を実証し、ILC の要求を十分満たすことを示した。現在はさらに、これらの Ver.1,2 の開発・評価結果をフィードバックしたピクセル回路機能の統合 (Ver.3)、そして三次元積層化によるピクセル回路実装 (Ver.4) を目指す新たな試作センサー (Ver.4) の設計も終え、製造を開始している。三次元積層化技術では、SOI 検出器上にコーンバンプ電極を形成し、その上に読み出し・信号処理回路チップを積層し接合することによって、さらなる回路の高密度化、小型化を図っている。

これらの試作センサーの設計開発・評価を行うことで、SOFIST の目標であるピクセルごとに荷電粒子シグナル・タイムスタンプ情報を保持し、同時にピクセルサイズ 20 $\mu\text{m}$  角への小型化を実現する為の基礎評価を行い、ILC バーテックス検出器で必要となる位置・時間情報を記録する SOFIST のピクセル素子開発が実現可能であることを実証した。

博士論文審査結果の要旨  
Summary of the results of the doctoral thesis screening

本論文の研究は、日本で建設計画中の電子・陽電子衝突加速器実験 International Linear Collider (ILC) 実験において、ビーム衝突点近傍で崩壊粒子の位置と時間を精密に測定するための半導体崩壊点検出器の開発に関するものである。崩壊点検出器は高バックグラウンド環境下で高精度な測定と高データレート読み出しが求められると共に、高密度回路・低物質質量・低消費電力等の条件を同時に満たさなければならない検出器で、最高度の技術が求められるものである。

小野氏は Silicon-On-Insulator (SOI) 技術を用い、SOFIST と名付けられたセンサー・回路一体型のピクセル検出器の開発を行った。SOFIST は位置・時間情報を同時に検出することを実現するため、ピクセル内にアナログメモリ、タイムスタンプ回路、そして荷電粒子ヒットを識別、格納するためのコンパレータやシフトレジスタなどの多数の回路を実装している。その上で ILC で要求される 3 $\mu$ m の位置分解能を達成するためには、これらの回路を 20 $\mu$ m 角のピクセル面積内に収めなければならない。

本研究では SOFIST 開発に向けて要求される機能・性能の検討から開始し、設計・シミュレーションによる回路特性の検証を行い Ver. 1, 2 の 2 種類の検出器を製作した。またさらに、これらの経験を元に Ver. 3, 4 という二つの検出器も設計済みである。特に Ver. 1 検出器に関しては、電気的特性評価の他、Fermi 研究所の高エネルギー陽子ビームを用いたビームテストを行い、詳細な飛跡再構成と性能評価を実施している。この結果、1.4  $\mu$ m の位置分解能を実証し、50 $\mu$ m まで薄化を行った際も S/N 比 $\sim$ 41 と十分な値が得られる事を示し、ILC 崩壊点検出器に必要な分解能が達成可能であることを実証した。バイアス電圧で空乏層を制御できる、世界で初めての荷電粒子向け本格的 monolithic pixel sensor を開発することに成功したことは、国際的にも大きな注目をあつめ、画期的な成果として高く評価される。またこの実験成果の一部は、6 月に KEK、筑波大よりプレスリリースされている。

審査では、あらかじめ提出された論文を元に申請者がスライドを用い発表を行い、審査員が随時質問する形で進められた。質問には常に的確に回答を行う事が出来ていた。本研究では、SOI という新しい技術を用いて検出器の設計及び評価を行い、ILC 崩壊点検出器に要求される性能が達成可能であることを証明した点が高く評価出来る。また設計、実験、評価のほとんどの部分を申請者が実際に行っていることも確認された。

小野氏の優れた能力を示す一例として、ビーム実験におけるデータの X 方向と Y 方向の位置分解能の差の問題があった。2 方向の位置分解能にわずかな差があることは、事前の報告では謎とされていたが、彼の粘り強い解析により、検出器のピクセル構造にわずかな違いがあり、これを補正すると 2 方向の位置分解能が見事に一致する事を示し、審査員を感心させた。

(別紙様式 3)  
(Separate Form 3)

論文中では、回路設計の詳細が詳しく記述され、適宜シミュレーション結果、測定結果も示されている。また、異なる空乏層厚に対して得られた分解能も示されており、これまでの飛跡検出器の分解能導出の方法からさらに一歩進めて、クラスターサイズの広がりや分解能との関係を再構築する必要があるという視点も与えた。また、今後に残る課題として、間欠動作による消費電力の低減や、面積縮小の為の三次元積層技術の導入可能性についても見通しを述べている。

小野氏は本研究に関し、すでに2件の筆頭著者英語論文を発表している他、別テーマでの7件の共著論文を出しており、国際会議での口頭発表も行っている。また本論文に関する剽窃チェックの結果も全く問題なく、研究者としての素質を十分備えていると言える。

以上の事から、本論文は新たなSOI技術を用いてILC実験で要求される崩壊点検出器が実現可能であることを実証し、詳細な解析を示した点で博士論文として十分な内容を備えており、博士学位論文としてふさわしいものであり、また小野氏の研究能力にも問題ないと判断出来ることから合格とした。