SOI 技術を用いた軟 X 線用 CMOS-APD 撮像 検出器の研究開発

浜崎 竜太郎

博士 (理学)

総合研究大学院大学 高エネルギー加速器科学研究科 素粒子原子核専攻

平成30(2018)年度

SOI技術を用いた軟X線用CMOS-APD撮像 検出器の研究開発

浜崎 竜太郎

総合研究大学院大学 高エネルギー加速器科学研究科 素粒子原子核専攻

平成30(2018)年度

学位論文

SOI 技術を用いた軟 X 線用 CMOS-APD 撮像検出器の研究開発

2018年12月10日

総合研究大学院大学 高エネルギー加速器科学研究 素粒子原子核専攻

浜崎 竜太郎

概要

軟 X 線深さ分解 X-ray magnetic circular dichroism(XMCD) 法はスピン トロニクス分野への応用や次世代磁気メモリのデバイス開発・動作メカニ ズムの解明を飛躍的に向上させることが期待される。この手法では磁性薄 膜(3d 遷移金属)の化学・磁気状態を深さ方向に数ナノメートルの分解能で 観測可能で、試料より放出される蛍光 X 線を Si-Avalanche PhotoDiode(Si-APD) 撮像素子により直接変換して観測することが有効である。そこで 本研究ではこの目的に有用な裏面照射型(完全空乏型)・Reach-Through APD(RT-APD)・Silicon-On-Insulator(SOI) 技術を用いた撮像素子を提案し、 最適な製造条件を半導体デバイスシミュレーション (Technology Computer Aided Design, TCAD) 上で明らかにした。提案した新型撮像素子 SOI-RT-APD の要素技術について以下に示す。本研究では歩留まり・コスト・開発 期間などを考慮して、民間のファウンドリで利用される 0.2µm SOI-CMOS プロセスを念頭にデバイスの企画構想を行うことにした。完全空乏型セ ンサであり、ウェハ面内の抵抗率の一様性に優れた高品質・高純度・高抵 抗な8 inch ウェハを使用することにする。一方でRT-APD(内部構造:N+ 層/Pwell層/P-基板)の増倍領域である Pwell層の形成には通常、高温長時 間の熱処理を有する製造プロセスが行われる。このために縦型拡散炉で高 抵抗率 P 型 Floating Zone(FZ) ウェハを用いると、ウェハの機械的強度不 足により、石英ボードとの接触部に転移スリップ(格子欠陥)の発生が確

- i -

認されている。このスリップを抑制するため、高温短時間の Rapid thermal Annealing(RTA)による製造工程を検討することにした。またポテンシャ ル設計についてはアバランシェ増幅に伴うノイズ(過剰雑音)の発生を低 下させる構造として、多段イオン注入により Pwell 層の導入をすることに した。上記の素子構造においては、広範囲な注入ドーズ条件をパラメータ として Gain 及び k-factor (ノイズの指標となる値) を評価した。尚、TCAD 上で使用した Si 材料を用いたアバランシェモデルをはじめとする各物理 パラメータについては実機での放射光 X 線照射試験の応答特性と比較を 行い、必要条件として妥当であることを検証した。これらのパラメータを 用いて検討した結果、要求性能を満たし、製造ばらつきを抑えた最適なマ スク条件(注入エネルギー条件: 300, 550, 850, 1200 keV, 注入ドーズ条 件:2×10¹¹cm⁻²)があることを突き止めた。上記、1次元シミュレーショ ンを拡張した2次元構造により、エッジ部の局所電界集中を抑制する構造 (単一ゾーン Junction Termination Edge) が有効であることを SOI-RT-APD についても示した。さらに、後段の信号処理回路についても、Simulation Program with Integrated Circuit Emphasis(SPICE) 上でアナログ動作の確認 を行った。これらの回路構成が SOI-RT-APD の要求性能を満足するように 実装可能であることを、レイアウト設計することで示した。本研究によっ て提案した素子構造は、実機での製造工程の段階では改良の余地があるも のの、SOI-RT-APDの要求性能を満たす素子構造をシミュレーション上で 実現し、SOI 技術を用いた軟 X 線用 CMOS-APD 撮像検出器の研究開発と して新たなる領域の開拓に成功したと考える。

第1章	序論	10
1.1	本研究の背景	10
	1.1.1 次世代磁気メモリ MRAM の概要	10
	1.1.2 深さ分解 XMCD 法	11
	1.1.3 従来法の課題及び新手法の検出器システム	12
1.2	本研究の目的	13
	1.2.1 検出器システムから要求される性能	14
	1.2.2 SOI 技術を用いた軟 X 線用線形増幅型ピクセル検出器	16
1.3	本章のまとめと論文の構成	18
* * +	+4	10
豕亐乂	用人	19
第2章	新型軟 X 線用線形増幅型ピクセル検出器(SOI-RT-APD)	21
第2章 2.1	新型軟 X 線用線形増幅型ピクセル検出器(SOI-RT-APD) アバランシェフォトダイオード (APD)	21 21
第 2章 2.1	新型軟 X 線用線形増幅型ピクセル検出器(SOI-RT-APD) アバランシェフォトダイオード (APD)	21 21 22
第 2 章 2.1	 新型軟 X 線用線形増幅型ピクセル検出器 (SOI-RT-APD) アバランシェフォトダイオード (APD)	 21 21 22 28
第2章 2.1	 新型軟 X 線用線形増幅型ピクセル検出器 (SOI-RT-APD) アバランシェフォトダイオード (APD)	 21 21 22 28 33
第2章 2.1 2.2	 新型軟 X 線用線形増幅型ピクセル検出器 (SOI-RT-APD) アバランシェフォトダイオード (APD)	 21 21 22 28 33 36
第2章 2.1 2.2	 新型軟 X 線用線形増幅型ピクセル検出器(SOI-RT-APD) アバランシェフォトダイオード (APD)	 21 21 22 28 33 36 36
第2章 2.1 2.2 2.3	 新型軟 X 線用線形増幅型ピクセル検出器 (SOI-RT-APD) アバランシェフォトダイオード (APD)	 21 21 22 28 33 36 36 36 38
第2章 2.1 2.2 2.3	 新型軟 X 線用線形増幅型ピクセル検出器 (SOI-RT-APD) アバランシェフォトダイオード (APD)	 21 21 22 28 33 36 36 36 38 38
第2章 2.1 2.2 2.3	 新型軟 X 線用線形増幅型ピクセル検出器 (SOI-RT-APD) アバランシェフォトダイオード (APD)	 21 21 22 28 33 36 36 36 38 38 38

目次

参考文献

41	

第3章	SOI-R	T-APD の開発手法	46
3.1	SOI-F	RT-APD の留意点及び要求性能......................	46
	3.1.1	本研究における製造方法に関する留意点	47
	3.1.2	本研究における SOI-RT-APD の要求性能	48
3.2	本研究	宅における TCAD の設定条件......................	50
3.3	TCA	D を用いて検討したアバランシェモデルの妥当性	55
	3.3.1	X 線照射実験	55
	3.3.2	実機とシミュレーションとの比較	58
参老文			61
295×	א,נדו		01
第4章	SOI-R	T-APD のデバイス設計	63
4.1	SOI-F	₹T-APD(1D) のデバイス設計	63
	4.1.1	SOI プロセス工程を模擬した TCAD 設定条件及び水準	63
	4.1.2	増倍層 (Pwell 層) における不純物濃度分布結果	68
	4.1.3	最大電界とバイアス電圧の関係	70
	4.1.4	電流電圧特性結果	73
	4.1.5	Gain 及び k-factor の結果	75
	4.1.6	Gain 及び k-factor と N _{int} の関係	77
4.2	SOI-F	RT-APD(2D) のデバイス設計	80
	4.2.1	SOI-RT-APD(2D)の JTE 構造	80
	4.2.2	SOI-RT-APD(2D) の位置依存性	84
第5章	SOI-R	T-APD の回路設計	85
5.1	SOI-F	RT-APD のピクセル回路設計	85
	5.1.1	差動増幅回路の設計	85
	5.1.2	プリアンプ部の回路設計	87
5.2	SOI-F	RT-APD のノイズ特性	93
	5.2.1	SOI-RT-APD の入力換算雑音電子数	93

5.2.2 SOI-RT-APD の出力電圧とアバランシェゲインの関係 95
第6章結論 96
6.1 本論文のまとめ
6.2 今後の課題と展望
本研究に関する発表 102
謝辞 104
付録 A 本研究で使用された Sentaurus TCAD シミュレーション・ソース
コード
付録 A .1 デバイス構造作成用・ソースコード
付録 A .2 AC 解析用・ソースコード
付録 A .3 DC 解析用・ソースコード
付録 A .4 TRAN 解析用・ソースコード
付録 B SOI プロセスを用いた注入イオン濃度分布115
付録B.1 注入イオン濃度分布、B,1×10 ¹² cm ⁻² ,100-1500 eV115
付録B.2 注入イオン濃度分布、B,5×10 ¹² cm ⁻² ,100-1500 eV116
付録B.3 注入イオン濃度分布、B,1×10 ¹³ cm ⁻² ,100-1500 eV117
付録B.4 注入イオン濃度分布、B,5×10 ¹³ cm ⁻² ,100-1500 eV118

図目次

図 1.1	深さ分解 XMCD の検出器システム、従来法(左図)、新手法(右図)	13
図 1.2	ハイブリッド型ピクセル検出器(左図)と SOI ピクセル検出器(右	
X)の概要図	17
図 2.1	電子がイオン化を1回、起こす様子............	25
图 2.2	電子と正孔が1回ずつイオン化を起こす様子..........	26
图 2.3	ガイガー領域におけるクエンチング機構の概略図	27
图 2.4	増倍率に対する過剰雑音係数 F(電子注入)のイオン化率比 k の関係 .	32
図 2.5	イオン化率比 k の相異による増倍機構の相異、 $lpha$ » eta (左図)、 $lpha=eta$ (右	
¥)	33
图 2.6	Beveled Edge 型(左図)、Reach Through 型(中央)、Reverse 型(右	
X)	33
图 2.7	Core 領域及び Termination 領域の模式図	36
图 2.8	RT-APD の概略図	37
图 2.9	SOI ピクセル検出器の概略図	39
図 2.10)SOI-RT-APD の模式図	40
図 3.1	X 線トボグラフィのスリップ観測結果	47
図 3.2	1000 eV を軟 X 線が入射した場合のアバランシェゲインと出力電圧	
の	電荷出力電圧変換ゲイン依存性	49
図 3.3	アバランシェゲインと SN 比のイオン化率比 k についての依存関係) .	50
図 3.4	総合統括ソフト SWB を用いた各種プロジェクト・フロー	51
図 3.5	総合統括ソフト SWB のプロジェクト例(パラメータ依存)	52

図 3.6 X 線照射実験セットアップ	56
図 3.7 各逆バイアスにおける波高分布	57
図 3.8 各波高分布のガウス関数フィット結果	57
図 3.9 TCAD プロセスシミュレーションで作成された S8664-55 の構造体概	
要図	59
図 3.10 X 線照射実験及びシミュレーションからの相対 Gain の結果を比較	60
図 4.1 シミュレーションで用いた SOI-RT-APD 構造の模式図	66
図 4.2 イオン注入エネルギーの設計	67
図 4.3 プロセスシミュレータから求めた各サンプルの不純物濃度分布結果	70
図 4.4 最大電界 <i>E_{max}</i> と逆バイアス電圧の関係(サンプル別)	71
図 4.5 ブレイクダウン電圧 Vbr とドーズ量 N _{int} の関係性	73
図 4.6 サンプル別の電流電圧特性結果	74
図 4.7 ブレイクダウン電圧 Vbr とトータルドーズ量 N _{int} の関係	74
図 4.8 信号波形 (SampleC)	75
図 4.9 信号波形 (SampleF)	75
図 4.10 逆バイアス電圧特性 (SampleC)	76
図 4.11 逆バイアス電圧特性 (SampleF)	76
図 4.12 各ドーズプロファイルに対する Gain 及び k-factor の関係	77
図 4.13 Si/SiO ₂ 界面から深度方向に対するイオン化積分値	78
図 4.14 Gain と k-factor の関係	79
図 4.15 Pwell 層のトータルドーズ量に対する Gain の関係	79
図 4.16 Pwell 層のトータルドーズに対する k-factor の関係	79
図 4.17 2D SOI-RT-APD の断面図 3pixel (左図)、1/2pixel (右図)	80
図 4.18 2D SOI-RT-APD(JTE 未実装)	81
図 4.19 2D SOI-RT-APD(JTE 実装)	81
図 4.20 SOI-RT-APD(2D) の電流電圧特性	82
図 4.21 Gain 特性	82
図 4.22 エッジ部における k factor 値	82

图 4.23	3 電界強度(JTE 構造未実装)
图 4.24	4 電界強度(JTE 構造実装)
图 4.25	5 Gain の一様生
図51	差動増幅回路の詳細回路図 86
⊠ 5.1 ⊠ 5.2	注動增幅回路のC 特性 87
図 5.2 図 5.2	左助省幅回站 DO 特性 · · · · · · · · · · · · · · · · · ·
	左動垣幅凹町 AU 17日 · · · · · · · · · · · · · · · · · · ·
	SOI-RI-APD ビクセル回始計 細凶
区 5.0	SOI-RI-APD ビクセル回路レイノワト (Iビクセル) 89
图 5.6	ビクセル回路レイアワト(4 ビクセル)
凶 5.7	ビクセル回路レイアワト (16 ビクセル) \dots 90
図 5.8	回路評価用 TEG の周辺部回路図
図 5.9	回路評価用 TEG の周辺部レイアウト
図 5.1()SOI-RT-APD ピクセル回路テストベンチ(TRAN 解析用) 91
図 5.11	l ピクセル回路 TRAN・SPICE シミュレーション
図 5.12	2 SOI-RT-APD 出力電圧値
図 5.13	SOI-RT-APD ピクセル回路テストベンチ(AC 解析用) 93
図 5.14	4 SOI-RT-APD ピクセル回路の AC 特性
図 5.15	5 SOI-RT-APD ピクセル回路の出力雑音電圧密度
図 5.16	5出力電圧とアバランシェゲインの関係
図 6.1	出力電圧とアバランシェゲインの関係 99
⊠ 6.2	DSOI デバイス構造 100
図 1	SOL プロセス・イオン注入 濃度分布・B 1×10 ¹² cm ⁻² 100 eV 115
図 1	SOI プロセス・イオン注入濃度分布: $B_{,1\times10}$ ⁻² 200 eV 115
四 2 図 2	SOIプロセス イオン注入 濃度 分布・D,1×10 ¹² cm ⁻² 200 eV 115
凶 3	SOI フロセス・1 オン注入 康度 万布:B,1×10 cm ,300 eV 113
凶 4	SOI フロセス・イオン注入濃度分布: $B,1\times10^{12}$ cm ⁻² ,400 eV 115
図 5	SOI フロセス・イオン注入濃度分布:B,1×10 ¹² cm ⁻² ,500 eV115
図 6	SOI ブロセス・イオン注入濃度分布:B,1×10 ¹² cm ⁻² ,600 eV 115
図 7	SOI プロセス・イオン注入濃度分布:B,1×10 ¹² cm ⁻² ,700 eV 115

図 8	SOI プロセス・イオン注入濃度分布:B,1×10 ¹² cm ⁻² ,800 eV 115
図 9	SOI プロセス・イオン注入濃度分布:B,1×10 ¹² cm ⁻² ,900 eV 115
図 10	SOI プロセス・イオン注入濃度分布:B,1×10 ¹² cm ⁻² ,1 keV 115
図 11	SOI プロセス・イオン注入濃度分布:B,1×10 ¹² cm ⁻² ,1.1 keV 115
图 12	SOI プロセス・イオン注入濃度分布:B,1×10 ¹² cm ⁻² ,1.2 keV 115
図 13	SOI プロセス・イオン注入濃度分布:B,1×10 ¹² cm ⁻² ,1.3 keV 115
図 14	SOI プロセス・イオン注入濃度分布:B,1×10 ¹² cm ⁻² ,1.4 keV 115
図 15	SOI プロセス・イオン注入濃度分布:B,1×10 ¹² cm ⁻² ,1.5 keV 115
図 16	SOI プロセス・イオン注入濃度分布:B,5×10 ¹² cm ⁻² ,100 eV 116
図 17	SOI プロセス・イオン注入濃度分布:B,5×10 ¹² cm ⁻² ,200 eV 116
図 18	SOI プロセス・イオン注入濃度分布:B,5×10 ¹² cm ⁻² ,300 eV 116
図 19	SOI プロセス・イオン注入濃度分布:B,5×10 ¹² cm ⁻² ,400 eV 116
図 20	SOI プロセス・イオン注入濃度分布:B,5×10 ¹² cm ⁻² ,500 eV 116
図 21	SOI プロセス・イオン注入濃度分布:B,5×10 ¹² cm ⁻² ,600 eV 116
图 22	SOI プロセス・イオン注入濃度分布:B,5×10 ¹² cm ⁻² ,700 eV 116
图 23	SOI プロセス・イオン注入濃度分布:B,5×10 ¹² cm ⁻² ,800 eV 116
図 24	SOI プロセス・イオン注入濃度分布:B,5×10 ¹² cm ⁻² ,900 eV 116
図 25	SOI プロセス・イオン注入濃度分布:B,5×10 ¹² cm ⁻² ,1 keV 116
図 26	SOI プロセス・イオン注入濃度分布:B,5×10 ¹² cm ⁻² ,1.1 keV 116
图 27	SOI プロセス・イオン注入濃度分布:B,5×10 ¹² cm ⁻² ,1.2 keV 116
図 28	SOI プロセス・イオン注入濃度分布:B,5×10 ¹² cm ⁻² ,1.3 keV 116
図 29	SOI プロセス・イオン注入濃度分布:B,5×10 ¹² cm ⁻² ,1.4 keV 116
図 30	SOI プロセス・イオン注入濃度分布:B,5×10 ¹² cm ⁻² ,1.5 keV 116
図 31	SOI プロセス・イオン注入濃度分布:B,1×10 ¹³ cm ⁻² ,100 eV 117
図 32	SOI プロセス・イオン注入濃度分布:B,1×10 ¹³ cm ⁻² ,200 eV 117
図 33	SOI プロセス・イオン注入濃度分布:B,1×10 ¹³ cm ⁻² ,300 eV 117
図 34	SOI プロセス・イオン注入濃度分布:B,1×10 ¹³ cm ⁻² ,400 eV 117
図 35	SOI プロセス・イオン注入濃度分布:B,1×10 ¹³ cm ⁻² ,500 eV 117
図 36	SOI プロセス・イオン注入濃度分布:B,1×10 ¹³ cm ⁻² ,600 eV 117

図 37	SOI プロセス・イオン注入濃度分布:B,1×10 ¹³ cm ⁻² ,700 eV 117
図 38	SOI プロセス・イオン注入濃度分布:B,1×10 ¹³ cm ⁻² ,800 eV 117
図 39	SOI プロセス・イオン注入濃度分布:B,1×10 ¹³ cm ⁻² ,900 eV 117
図 40	SOI プロセス・イオン注入濃度分布:B,1×10 ¹³ cm ⁻² ,1 keV 117
図 41	SOI プロセス・イオン注入濃度分布:B,1×10 ¹³ cm ⁻² ,1.1 keV 117
图 42	SOI プロセス・イオン注入濃度分布:B,1×10 ¹³ cm ⁻² ,1.2 keV 117
図 43	SOI プロセス・イオン注入濃度分布:B,1×10 ¹³ cm ⁻² ,1.3 keV 117
図 44	SOI プロセス・イオン注入濃度分布:B,1×10 ¹³ cm ⁻² ,1.4 keV 117
図 45	SOI プロセス・イオン注入濃度分布:B,1×10 ¹³ cm ⁻² ,1.5 keV 117
图 46	SOI プロセス・イオン注入濃度分布:B,5×10 ¹³ cm ⁻² ,100 eV 118
图 47	SOI プロセス・イオン注入濃度分布:B,5×10 ¹³ cm ⁻² ,200 eV 118
図 48	SOI プロセス・イオン注入濃度分布:B,5×10 ¹³ cm ⁻² ,300 eV 118
図 49	SOI プロセス・イオン注入濃度分布:B,5×10 ¹³ cm ⁻² ,400 eV 118
図 50	SOI プロセス・イオン注入濃度分布:B,5×10 ¹³ cm ⁻² ,500 eV 118
図 51	SOI プロセス・イオン注入濃度分布:B,5×10 ¹³ cm ⁻² ,600 eV 118
図 52	SOI プロセス・イオン注入濃度分布:B,5×10 ¹³ cm ⁻² ,700 eV 118
図 53	SOI プロセス・イオン注入濃度分布:B,5×10 ¹³ cm ⁻² ,800 eV 118
図 54	SOI プロセス・イオン注入濃度分布:B,5×10 ¹³ cm ⁻² ,900 eV 118
図 55	SOI プロセス・イオン注入濃度分布:B,5×10 ¹³ cm ⁻² ,1 keV 118
図 56	SOI プロセス・イオン注入濃度分布:B,5×10 ¹³ cm ⁻² ,1.1 keV 118
図 57	SOI プロセス・イオン注入濃度分布:B,5×10 ¹³ cm ⁻² ,1.2 keV 118
図 58	SOI プロセス・イオン注入濃度分布:B,5×10 ¹³ cm ⁻² ,1.3 keV 118
図 59	SOI プロセス・イオン注入濃度分布:B,5×10 ¹³ cm ⁻² ,1.4 keV 118
图 60	SOI プロセス・イオン注入濃度分布:B,5×10 ¹³ cm ⁻² ,1.5 keV 118

表目次

表 2.1	Van Overstraeten モデルの各パラメータ	29
表 3.1	S8664-55 の想定される製造工程プロセスフロー	58
表 4.1	Pwell 層注入イオンのドーズ条件 (unit of dose : $1 \times 10^{11} cm^{-2}$)	68
表 4.2	一次関数 $E_{max} = aV_{op} + b$ でフィットした結果	72

第1章

序論

1.1 本研究の背景

1.1.1 次世代磁気メモリ MRAM の概要

デジタル化・ネットワーク化の著しい進展に伴い、データ記録デバイスの使用 範囲は急激に広範化しており、取扱情報量の増大により更なる高速化・高性能化な どの記録媒体としての性能向上が求められている。現在、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory) などの半導体メモリが広 く普及されている。強誘電体メモリ FeRAM(Ferroelectric Random Access Memory) は、Felica カードで用いられるなど、実用化されている。さらに Magnetoresistive Random Access Memory (MRAM) [1],[2] は、高速、集積度、消費電力、不揮発性、 ビット単価において優れた性能が期待されるため、次世代のメモリの一つとして、注 目され始めた。MRAM は 1 nm 程度の薄い絶縁体の薄膜を 2 枚の強磁性体で挟んだト ンネル磁気抵抗 (Tunneling Magneto Resistance, TMR)素子を用いたメモリである。 TMR 素子は 2 枚の強磁性体の磁化 (スピンの極性)の向きにより、電子が薄い絶縁層 を通り抜ける"量子トンネル効果"の確率が異なり、磁化が平行/非平行のとき電流の 流れやすさで高/低コンタクダンスとなる効果を利用したものである。TMR 素子には 3d 遷移金属(3d 電子軌道に不対電子がある)である Mn,Fe,Co などの磁性薄膜(数十 nm 程度の厚さ)を積層化した構造となっている。この薄膜の内部磁界を制御すること でデータの記録を行う。そのため、デバイスの深さ方向の磁気情報を非破壊かつナノ スケールで観測することにより、新規薄膜材料の開発が可能となる。

1.1.2 深さ分解 XMCD 法

こうしたデバイスの開発には磁性薄膜の状態を測定する手法が重要である。電 子のスピン状態を測定する方法として、円偏光 X 線を用いる X 線磁気円二色性 (Xray Magnetic Circular Dichroism, XMCD)法が有効である。1.1.1 でも述べた通り、 MRAM では 3d 遷移金属からなる磁性薄膜が幾層にも重なった構造がメモリとしての 基本構造となる。この 3d 遷移金属の束縛エネルギー(L 吸収端)は約 600-900 eV に 対応するため、高コヒーレンスな放射光軟 X 線をプローブとして使用する深さ分解 X 線磁気円二色性 (Depth-resolved XMCD)法が提案されている [3]-[8]。以下、軟 X 線 を用いた深さ分解 XMCD 法について説明する。

円偏光をもつ軟 X 線を試料(磁性体)に照射すると、軟 X 線とスピンとの相互作用 により偏光の右巻き/左巻で X 線吸収強度が異なる。入射エネルギーを吸収端付近で 変化させ、吸収スペクトルを測定する。右巻き/左巻きの X 線吸収強度の差分を評価 することで元素選択的に電子・磁化状態を調べる方法が XMCD 法である。X 線吸収 に伴い放出される蛍光 X 線の X 線吸収強度を評価する蛍光法とオージェ電子の電子強 度を評価する電子収集法が透過能の低い軟 X 線をプローブに用いた際に有効になる手 法である。これらの手法において、放出される蛍光 X 線及びオージェ電子は試料の吸 収深度によって、出射角分布が異なる。この出射角分布を評価することで、試料の深 さ方向に対する電子・磁化状態を調べる方法が深さ分解 XMCD 法である。 1.1.3 従来法の課題及び新手法の検出器システム

従来の電子収集法における深さ分解 XMCD 法の概略図を図 1.1(左図)に、蛍光 法による検出システム を図 1.1(右図)に示す。

電子収集法では、円偏光した軟X線が試料で吸収され、放出されたオージェ電子 が電子増幅器(Microchannel plate,MCP)に入射され、連結された蛍光スクリーン (Phosphor screen)により可視光に変換される。その可視光をCCDカメラによって 撮像することで軟X線による試料を観察することができる。X線吸収後に放出される オージェ電子線は蛍光X線に比べると蛍光収率が高く、この領域では10倍以上の放 出確率となる。また減衰率が大きいため深さ方向の分解能が高い。しかしながら、こ の方法の欠点はMRAMのデバイスを駆動させた状態、つまり磁界を印加するとオー ジェ電子の進行方向が曲がってしまい深さ方向の情報が失われてしまうことである。 さらに、このエネルギーの電子の減衰率が高いため薄膜表面より数 nm 程度の界面層 の観察はできても、MRAMの金属層がある数十 nm 程度の界面層の観察を行うには 適していない。

次に、蛍光法での検出器システムについて説明する。この方法では蛍光軟 X 線を 使うため、磁界を印加しても角度情報が失われないことが利点である。また、軟 X 線 ピクセル検出器による直接検出のため、高い位置分解能が得られる。さらにこのエネ ルギーの X 線の吸収率がオージェ電子に比べ低いため、薄膜表面より深い層である数 + nm 程度の界面層の観察を行うことが可能である。このような利点があるものの、 これまでは、軟 X 線領域の適切なピクセル検出器が存在しないため、こうした手法の 研究は不可能であった。そこで、本研究では 1000 eV 以下の軟 X 線の観察を目的とす る微細ピクセル検出器を世界で初めて開発することをめざす。それにより、深さ分解 XMCD 法の新しい展開が期待でき、将来の MRAM 開発に資することになる。 しかしながら、この方法では軟 X 線を間接的(可視光に変換)しか観察できない ため、更なる位置分解能の向上には限界があった。つまり、より高精細な軟 X 線の回 折像を得るためには、軟 X 線を直接観察できる固体撮像素子の開発の要望が高まって いる。軟 X 線固体撮像素子の実現によってより高感度に磁性薄膜の深さ方向の磁気特 性も評価可能となり、MRAM に代表される磁性材料素子の実現に貢献できるものと 考えている。



図 1.1: 深さ分解 XMCD の検出器システム、従来法(左図)、新手法(右図)

1.2 本研究の目的

本研究の目的は 1.1.3 で述べた蛍光 X 線を用いた深さ分解 XMCD 法の測定に必要に なる軟 X 線用ピクセル検出器の研究開発である。そこで深さ分解 XMCD 法の実験側 から要求される性能を 1.2.1 に、その要求性能をどのように実現させるか技術要素につ いて 1.2.2 に述べる。 1.2.1 検出器システムから要求される性能

蛍光 X 線を用いた深さ分解 XMCD 法の検出器システムのために必要な軟 X 線用 ピクセル検出器の要求性能について以下に述べる。

• 軟 X 線検出

対象とする 3d 遷移金属においては、600-900 eV の間に L 吸収端があるため、 この領域における軟 X 線により生じた信号の検出が必要になる。シリコンと X 線の相互作用により生成する電子・正孔対生成エネルギーは 300 K において 3.63 eV [6] であるため、600 eV では電子数 165.3 個 (電荷量 26.5 aC)、900 eV では電 子数 347.9 個 (電荷量 39.7 aC) になる。

ピクセル・検出器サイズ

従来のオージェ電子収集法では試料と MCP を垂直方向に 60 mm 離した位置 に設置する。この場合、0-15°の出射角度に対して 1°ごとに XMCD スペクト ルを取得すると、検出深度 0.5-2 nm まで評価することが可能である。一方で、 軟 X 線蛍光収集法においては、試料と軟 X 線用ピクセル検出器をオージェ電子 収集法の 3 倍(180 mm)離して設置することで、角度分解能を得ることができ る。この場合、0-4.5°の出射角度に対して 0.3°ごとに XMCD スペクトルを取 得すると、検出深度が 0.5-17.5 nm に感度を持つことができる。この検出範囲を カバーするためには、最低 14.2 mm 四方の領域を持つピクセル検出器が必要で ある。実験系にセットアップするためのアライメントやハンドリングなどの自 由度を考えて、本研究では 20 mm 四方のピクセル検出器のサイズを要求性能と する。また位置分解能を考慮するとピクセルサイズは 100 µm 以下になり、100 µm の画素サイズでは 400 ピクセル、50 µm の画素サイズでは 1600 ピクセルの 2次元アレイが必要になる。

積分型及び計数型

蛍光軟 X 線を用いた深さ分解 XMCD 法では左右に円偏光された入射軟 X 線 のエネルギーを変えながら、その放出される蛍光軟 X 線のスペクトルの差分を 取得することで、電子のスピン状態とその深さを観測する。そのため、X 線スペ クトルを取得する必要があるが、X 線によりピクセル内で生じた電荷を測定する 方法として、積分型と計数型の回路構成が可能である。

積分型では、一定時間内に生成したキャリアの総電荷量に対応する電圧値を ピクセルごとに Analog to Degital (AD) 変換を行い、X 線の吸収スペクトルを 求める。この方法の利点は X 線が入射して発生する電子数と出力電圧値が通常、 比例関係にあり X 線のエネルギー情報 (X 線により発生したキャリア数の情報) が保持される。欠点としては、AD 変換までの時間に生じるノイズの成分もすべ て積算されてしまうことである。一方で計数型では信号成分を Amplifier 回路に より増幅後、Shaper 回路により波形整形する。その信号波形に Discriminator 回 路によりしきい値を設けて弁別する。さらにカウンタ回路を搭載することで、一 定時間内で入ってきた X 線数を計数することが可能である。この方法の利点は、 信号とノイズを弁別できるようにしきい値を設けることで、理論上、ノイズはカ ウントされず X 線のみ検出することができる。ただし、信号処理回路が複雑に なるため、ピクセルセンサーにおいては、ピクセルの面積が増大し、位置分解能 が落ちる。

深さ分解 XMCD 法では通常、計数型の読み出し方法を用いるが、AD 変換ま での時間内に過剰な軟 X 線が入射するとカウント数の数え落としが生じる場合 がある。エネルギー情報を測定することが目的ではないが、この問題を回避する ためには、積分型により入射軟 X 線の総数を評価すれば良い。そのため、回路構 成においては、計数型に加え積分型も並行して開発する必要がある。

-15-

1.2.2 SOI 技術を用いた軟 X 線用線形増幅型ピクセル検出器

1.2.1 では深さ分解 XMCD 法の実験側から要求される性能について説明した。そこで、1.2.2 では、この要求性能を満たすために軟 X 線ピクセル検出器の技術要素について述べる。

• 裏面照射型

モノリシックセンサーには X 線が表側(回路側)から入射する表面照射型 (FrontSide Iluminated, FSI)と、裏面(センサー側)から入射する裏面照射型 (BackSide Iluminated, BSI)という方式がある。軟 X 線は吸収長がシリコンで 数 µ m 以下であるため、CMOS 回路層(約 10 µm 程度)を通過すると検出効率 が極端に低下してしまう。そこで、本研究においては回路層を通過しない裏面照 射型を採用することとした。入射した X 線により発生したキャリアは回路側で 信号処理が行われるため、裏面照射としても空乏層が裏面まで到達していない と、再結合によりキャリアを収集することができない。そこで、空乏層が裏面に まで到達している完全空乏化とする必要がある。したがって基板には絶縁破壊電 圧以下で空乏層が低電圧でも広がる高抵抗率ウェハを用い、適切な厚みまで薄く して使用する必要がある。

• 微弱信号検出

軟 X 線により発生する電荷量は微弱なためセンサー構造に内部利得を持たせ る構造が適している。そのため本研究では X 線により生じたキャリアを線形に 増幅する Avalanche Photo Diode(APD)の構造を採用する。APD を実現させる ための構造は多岐にわたるが、本論文では完全空乏化・裏面照射に有利な、高抵 抗率 Si ウェハを使用した Reach Through (RT)型 APD を使う (2章)。また深 さ分解 XMCD の利用を考慮し、1 画素を 100 µm 以下に収め、それを 2 次元ア

– 16 –

レイにして読み出すこととする (5章)。

信号処理回路

信号処理回路をセンサーに直近に置く必要があるため、ピクセルセンサーと回 路層を接続することが技術要素の一つである。APD をセンサー構造にして、か つ複雑な信号処理回路を実装することが可能な接続方式として、代表的にはハイ ブリッド型ピクセル検出器と Silicon on Insulator (SOI) ピクセル検出器 [9]-[11] がある。



ハイブリッド型ピクセル検出器

図 1.2: ハイブリッド型ピクセル検出器(左図)と SOI ピクセル検出器(右図)の概要図

図 1.2 に概要図を示す。ハイブリッド型では 2 枚のシリコン基板から別々にセン サー層と回路層を形成し、それぞれを AgSn 等の金属バンプによりボンディング する技術を用いてセンサー層と回路層を接続する。一方で、SOI ピクセル検出器 では、SOI 技術を用いて 2 枚のシリコン基板を貼り合わせ、支持基板にセンサー を形成し、上部の SOI 層にピクセル回路を形成することで、センサー層と回路層 を接続する。ハイブリッド型ピクセル検出器ではセンサー層と回路層を接続する バンプボンディングが技術的に難しく、歩留まり向上が課題である。一方で SOI ピクセル検出器では、バンプボンディングを必要としないため接続率の問題が起 こらない。これは本研究において重要な技術要素であるため、SOI ピクセル検出 器ベースの軟 X 線ピクセル検出器を目指すことにする。

1.3 本章のまとめと論文の構成

本章では、現在注目を浴びる MRAM の構成と、その開発を推進するために必要 な深さ分解 XMCD 技術の説明を行った。特に、蛍光 X 線を用いた測定は深い層の観 察ができるため特に重要であることをしめした。本論文はその実現のための X 線セン サーの開発に関するものであり、その構成を以下に示す。

第1章では本論文の背景・目的について述べ、本論文の構成を示す事により次章以降 の導入を行う。

第2章ではアバランシェフォトダイオード及び本論文で提案される SOI-RT-APD 検 出器についての詳細を説明する。

第3章ではSOI-RT-APDの開発項目及び本研究で使用した半導体デバイスシミュレー タ Technology Computer-Aided Design(TCAD)の設定事項、シミュレーションのモ デル妥当性について検討する。

第4章ではSOI-RT-APDのデバイス設計について述べる。

第5章ではSOI-RT-APDの回路設計について述べる。

第6章では、これらの結果について総括し、今後の課題について述べる。

参考文献

- [1] 宮崎照宜:スピントロニクスー次世代メモリ MRAM の基礎ー、 p. 123(日刊工 業新聞社 2004).
- [2] 猪俣浩一郎:スピントロニクス入門ー物理現象からデバイスまでー、 p. 160(内 田老鶴圃 2017).
- [3] K. Amemiya et al., "Development of a depth-resolved x-ray magnetic circular dichroism: application to Fe/Cu(100) ultrathin films", J. Phys. Condens. Matter 15, p. S561, 2003.
- [4] K. Amemiya et al., "Direct observation of magnetic depth profiles of thin Fe films on Cu(100) and Ni/ Cu(100) with the depth-resolved x-ray magnetic circular dichroism", Appl. Phys. Lett. vol.84, no. 6, p. 936, 2004.
- [5] K. Amemiya et al., "NiO-like single layer formed on a Ni/Cu(001) thin film revealed by the depth-resolved x-ray absorption spectroscopy", Appl. Phys. Lett. vol.98, no. 1, p. 012501-012503, 2011.
- [6] K. Amemiya et al., "Fast polarization switching in the soft X-ray region at PF BL16A", 11th International Conference on Synchrotron Radiation Instrumentation (SRI 2012), Journal of Physics, Conference Series 425 (2013) 152015.
- M. Sakamaki et al., "Nanometer-resolution depth-resolved measurement of florescence-yield soft x-ray absorption spectroscopy for FeCo thin film", Rev. Sci. Instrum. 88, 083901, 2017.; https://doi.org/10.1063/1.4986146
- [8] M. Sakamaki et al., "Effect of interface NiO layer on magnetism in Fe/BaTiO3

thin film", Japanese Journal of Applied Physics 57, 0902B9, 2018.

- [9] Y. Arai and I. Kurachi "Radiation Imaging Detectors Using SOI Technology", Synthesis Lectures on Emerging Engineering Technologies, 2017.
- [10] Y. Ikegami, "Evaluation of OKI SOI technology", NIMA, vol. A579, p. 706-711, 2007.
- [11] T. Tsuboyama, "R&D of a pixel sensor based on $0.15 \ \mu m$ fully depleted SOI technology", NIMA. vol. 582, pp. 861-865, 2007.

第2章

新型軟X線用線形増幅型ピクセル検出器 (SOI-RT-APD)

第1章で述べた研究方針に従い、2.1 では APD の増幅機構・動作モード、APD 固有 のノイズなどの動作原理をまず定式化し、次に、現在、普及している典型的な APD に ついて比較・検討を行う。2.2 では本研究で採用した Reach Through-APD (RT-APD) の概要について述べる。2.3 では回路層をピクセル上部に実装する SOI 技術について 説明する。2.4 では SOI-RT-APD の構造及びその優位点について述べる。

2.1 アバランシェフォトダイオード (APD)

本研究で重要な技術要素となるシリコンからなるアバランシェフォトダイオード (APD) について説明する。

2.1.1 APD の増幅機構及び駆動動作モード

通常、シリコン半導体検出器では p-n ジャンクションに逆バイアスをかけ空乏層^{*1} (空間電荷層)を作る。この空乏層内に入射エネルギー E_{in} のX線が入射するとシリ コンとの相互作用により価電子帯の電子が励起され電子正孔対を生成する。生成され る電子正孔対数 N_{in} はSiの場合、平均電離エネルギーW(300 K において 3.63 eV[1]) を用いて、 $N_{in} = E_{in}/W$ 個となる。この電子正孔対が拡散及びドリフトにより輸送さ れ、生成した電子を収集することでX線の検出を行う。APDでは、この電子に対して 増倍作用があるため軟X線の検出に適している。この増倍作用は高電界を与えること で生じるため、シリコン半導体内部で電界強度E = 0から増やした場合のキャリアの 挙動について説明する。

● 電界強度 *E* = 0 V/cm の場合

シリコン半導体内部でのキャリアの熱運動はシリコンの格子原子や不純物原子 などの散乱体*²との衝突や散乱によるため、キャリアの移動は不規則運動として 考えられる。しかし、十分に長い時間で平均して不規則運動を観察すると、キャ リアの平均速度 v = 0 cm/s、キャリアが格子原子と衝突して次の衝突までの平 均移動距離である平均自由行程 10⁻⁵ cm、キャリアが格子原子と衝突して次の衝 突までの平均時間である平均緩和時間 τ は 1 ps 程度である [2]。

• 電界強度比例領域

低電界 E を印加した場合、キャリアが次の格子原子と衝突する平均緩和時間 7

^{*1} p-n ジャンクションに逆バイアスを印加するとアクセプター/ドナーのキャリアである電子と正孔が排除され、ドナーイオ ンとアクセプターイオンからなる空乏層(空間電荷層)が形成される。

^{*2} 量子物性分野などの散乱体の記述の方式では、電子及び格子原子を第二量子化することで、フォトンや音響フォノン・光学 フォノンと呼ばれる粒子として記述されるが、本論文では半導体工学分野で利用される半量子論的な(格子散乱と不純物 散乱として)記述する方法を採用する。

の間は *qE* の力を受ける。この間の力積が衝突前後での運動量変化になるため、 *qE* $\tau = -m_e$ v で与えられる^{*3}。 *m_e* はキャリアの有効質量で、シリコン中では電 子有効質量 *m_e* = 0.26*m*₀、正孔有効質量 *m_h* = 0.69*m*₀(*m*₀ は真空中のキャリア 質量)となる。したがって、*v* = $-(q\tau/m_e)E = -\mu_e E$ となり、平均ドリフト速度 *v* は電界 *E* に比例して増加する(電界強度比例領域)。この比例定数 *μ* を移動度 と呼ぶ。300 K における電子移動度 $\mu_e = 1450 \text{ cm}^2/\text{V} \cdot \text{s}$ 、正孔移動度 $\mu_h = 505 \text{ cm}^2/\text{V} \cdot \text{s}$ となる [3]。

• 飽和速度領域

+分な電界強度(およそ $E \sim 10^4$ V/cm)を越えると、平均ドリフト速度は、 電界強度の直線的な関係からずれ、 $v = 10^7$ cm/s 程度で一定になる(これを飽 和速度と呼ぶ)。これは、加速されたキャリアと格子原子との衝突頻度が増えて、 キャリアの運動エネルギーは格子に与えられるため平均ドリフト速度の増加が抑 えられることによる。この飽和速度領域での平均ドリフト速度は経験則として式 2.1 のように与えられる [4]。

$$v = \frac{v_s}{\left[1 + \frac{E_a}{E}\right]^{\frac{1}{\gamma}}} \tag{2.1}$$

ここで、 v_s は飽和速度を表す。また E_a は定数となり、電子では 7×10³ V/cm、 正孔では 2×10³ V/cm となる。 γ は定数となり、電子の場合 2、正孔の場合は 1となる。

• リニアモード・アバランシェ領域 [5]

^{*&}lt;sup>3</sup> 半導体内部での量子物理的現象を、 有効質量を持つ疑似自由電子・正孔の運動として古典物理の適用範囲として記述す る。

さらに電界強度(およそ $E > 10^5$ V/cm)を上げると、衝突頻度はさらに増え、 様々な方向に散乱が繰り返し起こる。平均的には、キャリアが輸送される平均ド リフト速度は飽和速度で一定である。一方で長時間衝突を行わないキャリアや、 格子散乱された散乱角度が小さい、つまり電界方向に散乱されたキャリアも確 率的な分布で存在する。これらのキャリアは非常に大きな運動エネルギー Ek を 得る。運動エネルギーが $E_k > 1.5E_g$ (E_g はバンドギャップエネルギー)では、 キャリアと格子原子の衝突により、格子原子に束縛された価電子が伝導帯に励起 され、電子正孔対を生成する。この電子正孔対を起こす現象を本論文ではイオン 化と呼ぶ。また、高電界では、イオン化により生じた電子正孔対が高電界で運動 エネルギーを得て、イオン化を起こしさらに電子正孔対を生成することが可能に なる。これらの連鎖的に増倍する作用を、雪崩(アバランシェ)増倍と呼ぶ。

p-n ジャンクションにおいて、1回イオン化したときと2回イオン化が起きた場 合のアバランシェ増倍機構について図2.1で説明する。また、このイオン化を起 こす平均的な単位距離当たりの確率をイオン化率 (ionization coefficeient) と呼 ぶ。電子イオン化率 α 、正孔イオン化率 β の割合であるイオン化率比 $k = \beta/\alpha$ (正孔注入の場合は $k = \alpha/\beta$) と呼び、アバランシェ現象で生じるノイズを表す 指標のため重要である。このイオン化率は電界強度に依存している。このように シリコン半導体内部の電界強度を制御することで、信号キャリを増幅するフォ トダイオード (PD)をアバランシェフォトダイオード (APD) と呼ぶ。この電界 領域において X 線により生成した電子数 Nin に対して出力キャリア数 Nout が Nout = $M \cdot N_{in}$ で増幅されるとき、M(Avalanche Multiplication Gain)をアバ ランシェゲインと呼び、X 線により発生した電子数 N_{in} に対して出力キャリア数 が比例して増大するため、リニアモード (比例モード)と呼ぶ。



図 2.1: 電子がイオン化を1回、起こす様子

- 1. X線によりp型領域(図に追加、どこがp領域)でX線により生成(この場合、1対の電子・正孔対について述べる)された電子がバンドベンディング領域に注入される。
- 2. この電子の運動エネルギーがバンドギャップ値 E_g の 1.5 倍以上になる
 まで加速さる。
- -3. 格子原子と衝突して励起させる。
- -3'. イオン化され電子・正孔対が生成される。
- 4. エネルギーギャップを超える十分な運動エネルギーを得られず、衝突したためイオン化は起こらない。
- 5. 最終的にイオン化により生じた電子2個が得られる。
- ガイガーモード・アバランシェ領域

リニアモードではイオン化を起こす主なキャリアは電子であったが、さらに電

界強度(およそ $E \sim 3 \times 10^5$ V/cm)を上げると、電子・正孔ともにアバランシェ 増幅を起こすようになる。電子及び正孔がそれぞれ1回イオン化を起こす様子を 図 2.1 に示す。



図 2.2: 電子と正孔が1回ずつイオン化を起こす様子

図 2.1 と同様に、

-3.' で電子によるイオン化が起こる。

- 4. イオン化によって生成された正孔がバンドギャップ以上の十分な励起エネ ルギーを取得する。

- 5. 格子原子と衝突する。

-5'.正孔によるイオン化が起こる。

電子及び正孔が連鎖的に増倍する場合、最終的には電流値が発散するブレイク ダウン現象が起こりうる。ブレイクダウンが起こる逆バイアス電圧をブレイクダ ウン電圧 *V_b* と呼ぶ。ブレイクダウン電圧 *V_b* 以上では過剰に電流が流れるため、 デバイス損傷の原因になる。そのため、リニアモード APD はブレイクダウン電 圧値以下で駆動させるよう留意する必要がある。リニアモードではX線により 生成した電子数 N_{in} に対して出力キャリア数 N_{out} が $N_{out} = M \cdot N_{in}$ で増幅され たが、ガイガーモード領域では理論上 $M = \infty$ に発散してしまう。そこで、この ガイガーモード領域を積極的に活用するため、クエンチング抵抗を付加すること で過電流が流れた時の逆バイアス電圧を制御して用いる場合(図 2.3)があり、こ の領域で使用される APD を先述のリニアモード APD と区別してガイガーモー ド APD と呼ぶ。このガイガーモード APD^{*4}では1電子に対して 10⁴⁻⁷ 倍と非 常に高ゲインが可能ではあるが、入射キャリア数 N_{in} との線形性は失われ1電子 (又は1 正孔)でも発生すれば1電子に対して 10⁴⁻⁷ 倍の信号として出力される。



図 2.3: ガイガー領域におけるクエンチング機構の概略図

^{*&}lt;sup>4</sup> Single Photon Avalanche Detector(SPAD) と呼ばれる場合もある。

2.1.2 リニアモード駆動領域の諸特性

本研究で検討するリニアモード領域で駆動させる APD のイオン化率・増倍率・ノ イズについて、その詳細を述べる。

• APD のイオン化率

電子のイオン化率 α 及び正孔のオン化率 β はダイオードの開発のため、増幅 率及びブレイクダウン現象のモデルとして実験・理論ともに研究が行われ、イオ ン化率は電界強度に対して指数関数的に増大し、式 2.2 式及び 2.3 のように近似 されることが明らかにされている [5]。

$$\alpha = \alpha_e exp(\frac{-b_e}{E_j}) \tag{2.2}$$

$$\beta = \alpha_h exp(\frac{-b_h}{E_j}) \tag{2.3}$$

$$E_j = \frac{\overrightarrow{E} \cdot \overrightarrow{J}}{|\overrightarrow{J}|} \tag{2.4}$$

ただし、 $|\overrightarrow{J}|$ は電流密度、 \overrightarrow{E} は電界強度とし、 $\alpha_e, \alpha_h, \beta_e, \beta_h$ は定数とする。

はじめに述べたようにイオン化の過程は複雑だが、イオン化率は電界強度の指数 関数でよく近似されることがわかり、種々のモデルが提案された [6]。 その中でも Van Overstraeten[7] らは $E_0 = 400 \text{ kV/cm}$ の幅広い電界強度に対して式 2.2-式 2.4 の定数項を求めた(表 2.1)。後述するが、本研究で使用した TCAD のアバランシェモデルは Van Overstraeten モデルを採用している。

Constant	Electrons (cm^{-1})	Holes (cm^{-1})	Valid range of E (Vcm^{-1})
a (low)	7.03×10^5	1.582×10^{6}	1.75×10^5 to E_0
a (high)	7.03×10^{5}	6.71×10^{5}	E_0 to 6×10^5
b (low)	1.231×10^{6}	2.036×10^{6}	1.75×10^5 to E_0
b (high)	$1.231{\times}10^6$	1.693×10^{6}	E_0 to 6×10^5

表 2.1: Van Overstraeten モデルの各パラメータ

• APD の増幅率 [5]

次にイオン化率と APD の増倍率の 1 次元 p-n ジャンクションについての関係 を求める。図 8 は空乏層領域における電子電流 $I_e(x)$ と正孔電流 $I_h(x)$ を示した ものである。初期条件は x=0 での微少な電流 $I_e(0)$ である。電子は +x 方向に進 むに従いイオン化により電流が増加して行く。イオン化で発生した正孔は逆に x =0 方向に進むにつれて、電流が増加する。イオン化率の定義から $I_e(x)$ の微少 幅 dx での増分は $dI_e = I_e \alpha dx + I_h \beta dx$ と書ける。さらに定常状態においては、 電流値の和 $I=I_e(x)+I_h(x)$ は場所に依らず一定 ($I_e(w)$) になるので、

$$\frac{dI_e(x)}{dx} - (\alpha - \beta)I_e = \beta I \tag{2.5}$$

がなりたつ。 式 2.5 を $I_e(0)$ と I を境界条件として解くと、

$$I_e(x) = I(\frac{1}{M_e} + \int_0^x \beta e^{-\int_0^x (\alpha - \beta) dx'} dx) / e^{-\int_0^x (\alpha - \beta) dx'}$$
(2.6)

となる。ここで、 $M_e = I_e(w)/I_e(0)$ は電子の増倍率である。 式 2.6 に x=w を代

入すると以下の式が成り立つ。

$$M_e = \frac{1}{1 - \int_0^w \alpha exp\left[-\int_0^x (\alpha - \beta) dx'\right] dx}$$
(2.7)

同様に正孔の増倍率は *I_h(w)* を境界条件とすることで得られる。

$$M_h = \frac{1}{1 - \int_0^w \beta exp\left[-\int_x^w (\beta - \alpha) dx'\right] dx}$$
(2.8)

• APD のノイズ

軟X線により生成される信号は微弱なため十分にノイズ(雑音)を抑える必要 がある。このノイズには APD の信号処理回路(増幅器を含む)を含め、熱雑音 (Thermal Noise 又は Jonson Noise)及びショット雑音 (Shot Noise)がある。熱 雑音は負荷抵抗及び増幅器などの抵抗体において発生するノイズである。抵抗体 では常温において電子が活発に熱運動(不規則運動)し、これが交流電圧を発生 させる。この交流電圧が後段の回路に交流電流として、ゆらぎが伝わり雑音成分 となる。熱雑音成分は、

$$\overline{i^2}_{th} = \frac{4kTB}{R} \tag{2.9}$$

と表される [5]。ここで、*i*_{th} は熱雑音電流、B は帯域、k はボルツマン定数、T は 絶対温度、R は抵抗である。

多段増幅器を含む回路においては初段の雑音レベルと増幅率が重要になってく る。APD の場合はこの初段増幅器に対応するのがショット雑音になる。ショッ ト雑音はX線により生じた電子が時間的・空間的なばらつきが、さらに十分に短 時間(平均緩和時間)においてはイオン化率に偏りがあるため、これにより増倍
して得られる出力信号電流のばらつきが生じる。アバランシェ増幅はイオン化の 連鎖であるため、その過程で統計的なばらつきが発生する。このばらつきに起因 する APD 特有のノイズを過剰雑音 (Excess Noise) と呼ぶ。ショット雑音は、

$$\overline{i_{sn}^2} = 2qI_{bulk}FM^2B + 2qI_{sur}B \tag{2.10}$$

と表される [5]。ここで、 I_{bulk} はアバランシェ領域を通過する電流で、アバラン シェ増倍される。主に生成再結合電流や拡散電流からなる。 I_{sur} はアバランシェ 領域を通過しない電流で、アバランシェ増倍されない。主に表面電流からなる。 F は過剰雑音係数 (Excess Noise Factor) と呼ばれ、電子注入の場合、過剰雑音 係数 F_e はアバランシェ増幅率 M_e とイオン化率比 $k = \beta/\alpha$ により 2.11 式のよう に定式化される [8]。

$$F_e = M_e \left(1 - (1 - k) \left(\frac{M_e - 1}{M_e} \right)^2 \right)$$
(2.11)

一方で正孔注入における過剰雑音係数 F_h はアバランシェ増幅率 M_h とイオン化率比 k を 1/k に置き換えて、式 2.12 のように定式化される [5]。

$$F_{h} = M_{h} \left(1 + \frac{1-k}{k} \left(\frac{M_{h}-1}{M_{h}} \right)^{2} \right)$$
(2.12)

電子注入において、増幅率 M に対する過剰雑音係数 F *5の関係を図 2.4 に示す。 過剰雑音係数 F は増幅率 M とイオン化率比 k の増加関数となり、増幅率 M 及び イオン化率比 k が小さい程、過剰雑音が抑えられることが分かる。

^{*5} 本論文では電子注入における過剰雑音係数を述べるため以後 F_e を F と記す。同様に以後、 M_e を M と記述する。



そのため、増倍率 M を十分に大きく保持しつつ、イオン化率比 k を抑えること

ここで、増幅率 M 及びイオン化率比 k が小さい程、過剰雑音が低くなることに ついて、図 2.5 より定性的な説明を加える。図 2.5(a) においては、電子が空乏層 中のアバランシェ領域(アバランシェ増幅を起こすには十分な電界強度)に注入 されると連鎖的にイオン化を繰り返す。電子の増倍はアバランシェ領域端に到達 すれば、アバランシェ増幅が終了する。一方で、正孔は電子と逆方向に走行する が、 $\alpha > \beta(k<1)$ であるため、イオン化に伴うキャリアの増幅は起こしていない。 さらに高電界分布にした場合、イオン化回数が増え最終的に得られるキャリア数 が増大して高増倍率となる。その場合、逆方向に走行する正孔の分布密度も増大 し、ある確率で正孔によるイオン化を起こす回数が増え、過剰雑音が生じてしま う。また、図 2.5(b) においては、注入キャリアは電子で $\alpha = \beta(k=1)$ の場合で ある。この場合、電子がアバランシェ領域端付近でイオン化を起こし、正孔は逆 走して、さらにアバランシェ領域端付近でイオン化によるアバランシェ増幅を起 こしている。この反応が連鎖的に継続する。つまり、正孔もアバランシェ増幅を 起こすため、最終的に得られるキャリアのばらつきが増大して、過剰雑音が増大

-32 –

図 2.4: 増倍率に対する過剰雑音係数 F(電子注入)のイオン化率比 kの関係



図 2.5: イオン化率比 k の相異による増倍機構の相異、 $\alpha \gg \beta$ (左図)、 $\alpha = \beta$ (右図)

2.1.3 APD の代表的な構造

APD は半導体技術の進展や広範囲な応用用途の開拓に伴い様々な構造が提案されている。現在までに実用化されている主な Si-APD は斜めエッジ型(Beveled Edge) APD、リバース型 (Reverse) APD、リーチスルー(Reach Through,RT) APD の 3 種類 [9][10] がある。図 2.6 にそれぞれの内部構造について概略図を示す。



図 2.6: Beveled Edge 型(左図)、Reach Through 型(中央)、Reverse 型(右図)

● 斜めエッジ型 APD

斜めエッジ型 APD は受光面(図 2.6 の左側)より、P+ 層、P 層、N 層から 構成され、表面再結合電流を抑えることや耐圧を向上させるために、傾斜構造を 有する設計にされている。Advanced Photonix Inc. (API) により最も初期に実 用的な斜めエッジ型 APD が製造されている。2000V 程度の高電圧を印加すると アバランシェを起こす。放射線検出用途としては Moszynski [11]-[14] らにより、 API 社製の斜めエッジ型 APD (Low Area Avalanche Photodiodes,LAAPD と 呼ばれる)について、様々なシンチレータと LAAPD を接合して読み出す研究が 行われ、CsI(Tl) と LAAPD (ϕ 9 mm) により、Cs137 線源の 662keV に対して 4.8 % FWHM という高いエネルギー分解能が得られた。また LaCl3(Ce) シンチ レータにおいては、Allier らにより 3.7 % FWHM という結果が報告されている [15]。

• リバース型 APD

リバース型 APD (または Buried Junction APD) は受光面 (図 2.6 の左側) よ り、P+ 層、P 層、N 層、N-層、N+ 層から構成される。リバース型 APD はシン チレーション光検出に優れた特徴を持つ。これは p-n ジャンクションをおよそ受 光面より 5 μ m (およそ 700 nm の吸収長) に設計されているため、無機固体シ ンチレータである、NaI(Tl) では 410 nm、CsI(Tl) は 540 nm のシンチレーショ ン光を吸収させるには十分である。また、N-層で生成された暗電流の主成分であ る熱電子は N+ 層に移動するため、増倍されたノイズとして寄与しない。正孔に ついては P+ 層に向かい増倍層領域に正孔注入するものの、正孔イオン化率は電 子イオン化率より小さいためアバランシェ増幅を受けず、結果として低ノイズ化 が可能である。 リバース型 APD には EG&G 製 C30719 は Saoudi[16]-[18] らに よって医療応用用途向けに研究が行われ、LSO シンチレータを使った 511 keV γ

-34-

線のエネルギー分解能は10%という結果が報告されている。浜松ホトニクス社 (Hamamatsu Photonics K.K, HPK) 製リバース型 APD である S8664-55 につ いては解析を行ったため、3章にその内部構造の詳細を説明する。

• リーチスルー型 APD

Reach Through(RT)APD は受光面(図 2.6 の左側)より、P+ 層、P-層、P 層、N+層から構成される。斜めエッジ型/リバース型では、X線を直接増倍領 域で吸収するため、X線の応答は通常、位置依存性を持つ。しかし、リーチス ルー構造においては、厚い空乏層領域(ドリフト領域)と p-n 接合部のアバラン シェ増幅を起こす増倍領域が分離された構造となるため、X 線の吸収される位 置による像倍率の依存性を排除することが可能である。つまり X 線の直接検出 に優位である。HPK 製 RT-APD、SPL5343 においては 8.05 keV 放射光 X 線に よりエネルギー分解能 12% FWHM という結果が報告されている [19]。HPK 製 RT-APD SPL2625 においては増幅率 13 倍、253 K の場合、エネルギー分解能 13% FWHM という結果が報告されている [20]。HPK 製 RT-APD、SPL2407 に おいては Fe55 線源の 5.9 keV X 線の直接検出に対して、6.4 % (378 eV) FWHM という結果が報告されている。また低エネルギー領域においては 0.3 keV 程度ま でのスペクトルが観測されている [21]。最近では高エネルギー物理実験用バー テックス検出器に向け、Low Gain Avalanche Detector(LGAD)[22]-[26] が提 案されている。LGADの基本構造は RT-APD であるが、荷電粒子検出、画素サ イズ、放射線耐性という観点で、通常の RT-APD とは異なる。LGAD では時間 応答測定用に空乏層領域を薄く(50 µm[27],[28])した LGAD や検出効率の一様 性を考慮した Inverse-LGAD[29] など活発に開発が行われている。またタイミン グアプリケーション用途に Ultra Fast Avalanche Detector(UFAD) [30]-[33] が 提案されており、16 ps の時間分解能を達成している [34]。これらの理由から軟 X線の直接検出にはRT-APD構造が最適なため本研究では、このRT-APDを基

-35-

にして研究開発を行う。

2.2 Reach Through(RT)-APD

2.1.3 で我々は本研究で Reach Through(RT)APD を採用することに決めた。本 章では RT-APD を製造するうえで必要なデバイス構造についての詳細を述べる。

2.2.1 RT-APD のデバイス構造

RT-APD を設計するうえで、デバイス構造上の設計領域としてはアクティブ領 域・ターミネーション領域(エッジ部領域)がある。図 2.7 に各領域の模式図を示す。 本研究では便宜上、前者を 1D(Dimension) 構造、後者を 2D 構造と呼ぶことにする。



ElectrodeP (-HV)

図 2.7: Core 領域及び Termination 領域の模式図

• 1D 構造

RT-APD、Core 領域の概略図を図 2.8 に示す。図 2.8 のように左側から P+/P-

/Pwell/N+*6の構造なり、裏面(図の左側)から入射した軟X線が空乏層領域で 吸収され電子正孔対を生成する。この発生した電子がPwell層までドリフトし、 Pwell層の高電界領域(アバランシェ領域)にてアバランシェ増幅を起こす。こ のためPwell層(増倍層)の設計が特に重要になる。Pwell層の不純物ドーピン グには通常、熱拡散が用いられる。図2.8において、X線の入射に伴い電子正孔 対が生成され、その生成位置に関わらず最終的に得られる電子数(増倍率)が一 致していることを表している。つまり、高電界領域で電子正孔対が確率的に生成 されるプローブに関しては、得られる増倍率はX線の吸収される位置によるた め入射時のキャリア数及びX線のエネルギー測定には不向きである。



図 2.8: RT-APD の概略図

• 2D 構造

Termination 領域の役割はエッジ部において局所的な高電界領域が生じること によるエッジブレイクダウン、及び検出効率の一様性の低下を抑制 (Edge Termi-

^{*6} P-基板を N-基板のようにデバイスの全ての極性を反転させた場合、当然、信号キャリアである正孔がアバランシェ増幅す る高電界領域では電子もアバランシェ増幅してしまい非常に高い過剰雑音が想定されるため本研究では P-基板の APD を 想定している。

nation)することである。Edge Termination には図 2.7 に示すように Junction Termination Edge(JTE) により局所的な電界集中を抑えることが提案されてお り、本論文でも JTE を採用することにする。

2.3 Silicon-On-Insulator(SOI) 構造

本研究で信号処理回路を実装する基盤技術について述べる。

2.3.1 SOI 技術

近年、シリコン集積回路において、その構造の1つである Silicon On Insulator (SOI) 構造が注目されている。この SOI 構造とはシリコン集積回路を構成する Metal Oxide Semiconductor Field Effect Transistor (MOSFET) のチャンネル直下に絶縁 膜 (酸化膜)を形成した構造である。この構造を採用することで大きな浮遊容量となる 接合容量を低減することが可能であり、従来の Bulk CMOS に比べて、動作の高速化 や低消費電力化が可能となる。さらに絶縁膜の上部に形成する MOSFET の Si 層は数 10 nm という薄膜にすることが可能で、完全空乏型の SOI-MOSFET を形成すること ができる。この完全空乏型の MOSFET はゲートが制御すべき Si の体積が少ないこと から、MOSFET のチャネル長が 10-20 nm と短くなってもショートチャネル効果を抑 制するためのチャネルドーピングの高濃度化は必要ではなく、微細化領域で懸念され ていた高濃度ドーピングによる閾値ばらつきも低減できる。

2.3.2 SOI デバイス概要

SOI 構造はハンドルウエハと呼ばれている 700 µm 程度の厚いシリコンウエハ上 に 10-200 nm 程度の酸化膜を形成し、その上部にトランジスタ等アクティブ素子を形 成する数 10 nm のシリコン層からなる。通常の SOI 集積回路では上部の薄いシリコン 層をトランジスタ形成で用い、下部のハンドルウエハは単なる補強材料としてのみ用 いていた。このハンドルウエハに PN 接合を形成してセンサーとして用い、上部のシ リコン層 に信号処理回路を形成したセンサー・回路一体型 (モノリシック型)の検出器 としたものが SOI ピクセル検出器 [35]-[38] である。図 2.9 に SOI ピクセル検出器の概 略図を示す。SOI ピクセル検出器特徴では複雑な信号処理回路を各ピクセルに実装す ることが可能である。このピクセルをアレイ化することで 2 次元のイメージング情報 を取得することが可能である。現在、SOI ピクセル検出器コラボレーション [40] によ り Lapis Semiconductor Co., Ltd[41] の 0.2 μ m SOI-FD プロセスを用いた SOI デ バイスについては、素粒子物理学 [42]-[46]、X 線天文実験 [47]-[49]、放射光利用実験 [51]-[53] など幅広い分野でのアプリケーションについて実用化段階にある状況である。 このような背景の中 SOI ピクセル検出器は従来の X 線ピクセル検出器と比較して優れ た特徴を持つ検出器ではあるが、軟 X 線に十分な感度のあるセンサー構造への適用は 完了しておらず、SOI 構造を用いた軟 X 線用ピクセル検出器の実現は大いに期待され ている。



図 2.9: SOI ピクセル検出器の概略図

2.4 SOI-RT-APD

本章では、APDの原理とSOI技術に基づくRT-APDを内蔵するSOIピクセルセ ンサーの有用性を説明した。図 2.10 に次章以降で具体的に開発を行うSOI-RT-APD の模式図を示す。裏面から入射する軟X線はRT-APDの裏面近傍まで形成された空 乏層で反応を起こし電子正孔対を生成する。生成した電子は、空乏層領域を表面まで ドリフトする。この電子は表面部の増倍領域に達すると、アバランシェ増倍を起こし て電子数が増大するが、適切な構造と電圧をかけることにより入ってきた電子に比例 した電子数を得るように出来る(リニアモード増幅)。APDにはJTEを設けること で、安定な増幅を保証する。各ピクセルには、低ノイズアンプ及び信号読み出し回路 信号処理を行うことで、高いS/Nを持つ画素情報を作り出す構造とすることが出来 る。このピクセルを2次元アレイ化して周辺回路を用いて読み出すことで軟X線に感 度を持つイメージング検出器として用いる。



図 2.10: SOI-RT-APD の模式図

参考文献

- R.D. Ryan, "Precision measurements of the ionization energy and its temperature variation in high purity silicon radiation detectors", IEEE Trans. Nucl. Sci., vol. NS-20, pp. 473, 1973.
- [2] S. M. ジィー:半導体デバイスー基礎理論とプロセス技術ー、 p. 43(産業図書 2013).
- [3] S. M. ジィー:半導体デバイスー基礎理論とプロセス技術ー、 p. 476(産業図書 2013).
- [4] S. M. ジィー:半導体デバイスー基礎理論とプロセス技術ー、 p. 66(産業図書 2013).
- [5] 米津宏雄:半導体素子工学ー発光・受光素子ー、(工学図書 1995).
- [6] W. Maes et al., "Impact ionization in silicon: A review and update", SOL. ST. ELEC. 33, no. 6, p. 705-718, 1990.
- [7] R. Van Overstraeten et al., "Measurement of the ionization rates in diffused silicon p-n junctions", SOL. ST. ELEC. vol. 13, p. 583-608, 1970.
- [8] R. J. McIntyre, "Multiplication noise in uniform avalanche photophotodiodes", IEEE Trans. Electron Devices, vol. ED-13, p. 164 - 168, 1966.
- [9] A. Q. R. Baron et al., "Silicon avalanche photodiodes for direct detection of X-rays", J. Synchrotron Rad. 5, vol. 13, p. 131-142, 2006.
- [10] D. Renker et al., "Advances in solid state photon detectors", JINST 4 P04004, 2009.

- [11] M. Moszy ń ski et al., "Low Energy y-rays Scintillation Detection with Large Area Avalanche Photodiodes", IEEE Trans. on Nucl. sci., vol. 46, no. 4, 1999.
- [12] M. Kapusta et al., "Avalanche Photodiodes in Scintillation Detection for High Resolution PET", IEEE Trans. on Nucl. sci., vol. 47, no.6, 2000.
- [13] M. Kapusta et al., "Evaluation of LAAPD Arrays for High-Resolution Scintillator Matrices Readout", IEEE Trans. on Nucl. sci., vol. 49, no. 4, 2002.
- [14] M. Moszy ń ski et al., "Large Area Avalanche Photodiodes in X-rays and scintillation detection", NIMA. vol. 442, p. 230-237, 2000.
- [15] C. P. Allier et al., "Readout of a LaCl3(Ce3+) scintillation crystal with a large area avalanche photodiode", NIMA. vol. 485, p. 547-550, 2002.
- [16] A Saoudi et al., "Study of light collection in multi-crystal detectors", IEEE Trans. on Nucl. sci., vol. 47, no. 4, 2000.
- [17] A Saoudi et al., "A Novel APD-Based Detector Module for Multi-Modality PIET/SPECT/CT Scanners", IEEE Trans. on Nucl. sci., vol. 46, no. 3, 1999.
- [18] A Saoudi et al., "Scintillation Light Emission Studies of LSO Scintillators", IEEE Trans. on Nucl. sci., vol. 46, no. 6, 1999.
- [19] S. Kishimoto, "Bunch-purity measurements of synchrotron X-ray beams with an avalanche photodiode detector", NIMA. vol. 351, p. 554-558, 1994.
- [20] S. Kishimoto, "Pulse-height measurements with a cooled avalanche-photodiode detector", J. Synchrotron Rad. 5, p. 883-885, 1998.
- [21] Y. Yatsu et al., "Study of avalanche photodiodes for soft X-ray detection below 20 keV", NIMA. vol. 564, p134 - 143, 2006
- [22] G. Pellegrini et al., "Technology developments and first measurements of Low Gain Avalanche Detectors(LGAD) for high energy physics applications", NIMA. vol. A765, pp. 12-16, 2014.
- [23] P. F. Martinez et al., "Design and fabrication of an optimum peripheral region for low gain avalanche detectors", NIMA. Vol. A821, pp. 93-100, 2016.

- [24] C. Gallrapp et al., "Study of gain homogeneity and radiation effects of Low Gain Avalanche Pad Detector", NIMA. vol. 875, p. 27-34, 2017.
- [25] G. Kramberger et al., "Radiation hardness of gallium doped low gain avalanche detectors", NIMA. Vol. 898, p. 53-59, 2018.
- [26] G. Kramberger et al., "Radiation hardness of thin Low Gain Avalanche Detectors," NIMA. vol. 891, p. 68-77, 2018.
- [27] M. Carulla et al., "50 μ m thin Low Gain Avalanche Detectors (LGAD) for timing applications," NIMA.
- [28] A. Apresyan et al., "Studies of uniformity of 50 μ m low-gain avalanche detectors at the Fermilab test beam," NIMA. vol. A895, pp. 158-172, 2018.
- [29] G. Pellegrini et al., "Recent technological developments on LGAD and iLGAD detectors for tracking and timing applications", NIMA. vol. 831, no. 21, p. 24-28, 2016.
- [30] H. F.-W. Sadrozinski et al., "Sensors for ultra-fast silicon detectors", NIMA. vol. 765. no. 21, pp. 7-11, 2014.
- [31] N. Cartiglia et al., "Design optimization of ultra-fast silicon detectors", NIMA. vol. A796. pp. 141-148, 2015.
- [32] H. F.-W. Sadrozinski et al., "Ultra-fast silicon detectors (UFSD)", NIMA. vol. A831. pp. 18-23, 2016.
- [33] H. Sadrozinski et al., "4-Dimensional tracking with ultra-fast silicon detectors", ROPP-100788.R2. https://arxiv.org/abs/1704.08666.
- [34] N. Cartiglia et al., "Beam test results of a 16 ps timing system based on ultra-fast silicon, detectors", NIMA. vol. 850, pp. 83-88, 2017.
- [35] T. Miyoshi et al., "Performance Study of Monolithic Pixel Detectors Fabricated with FD-SOI Technology", IEEE Nucl. Sci. Symp. Conf. Rec., (NSSIMIC), p. 1702-1707, 2011.
- [36] M. Okihara et al., "Progress of FD-SOI Technology for Monolithic Pixel De-

tectors" IEEE Nucl. Sci. Symp. Conf. Rec., p. 471-474, 2012.

- [37] Y. Arai et al., "Development of SOI pixel process technology" NIMA. vol. 636, no. 1, p.31-36, 2011.
- [38] Y. Arai, "SOI Monolithic Pixel Detector Technology" PoS (VERTEX 2016) 029.
- [39] T. Miyoshi et al., "Advanced monolithic pixel sensors using SOI technology", NIMA. vol. 824, p.439-442, 2016.
- [40] SOIPIX collaboration, https://soipix.jp/.
- [41] Lapis Semiconductor Co., Ltd http://www.lapis-semi.com/jp/
- [42] Y. Ono et al., "Development of the Pixel OR SOI detector for high energy physics experiments," NIMA. vol. A731, pp. 266-269, 2013.
- [43] K. Hara, "Radiation Resistance of SOI Pixel Devices fabricated with OKI 0.15
 ⊠ m FD-SOI Technology," IEEE Trans. Nucl. Sci. vol.56, no.5, pp. 2896-2904, 2009.
- [44] K. Hara et al., "Development of FD-SOI Monolithic Pixel Devices for High-Energy Charged Particle Detection", IEEE Nucl. Sci. Symp. Conf. Rec., (NSSIMIC), pp. 1045-1050, 2011.
- [45] M. Kochiyama et al., "Radiation effects in silicon-on-insulator transistors with back-gate control method fabricated with OKI Semiconductor 0.20 mm FD-SOI technology," NIMA. vol. A636, pp. 62-67, 2011.
- [46] M.Yamada et al., "Development of monolithic pixel detector with SOI technology for the ILC vertex detector", JINST 13 C01037. 2018.
- [47] T. G. Tsuru et al., "Development and Performance of Kyoto's X-ray Astronomical SOI pixel (SOIPIX) sensor", SPIE Astronomical Telescopes+ Instrumentation, pp. 914412 - 914412, International Society for Optics and Photonics, 2014.
- [48] A. Takeda et al., "Development of new circuit with CSA for X-ray astronomical

SOI pixel detector - improving energy resolution", 2013 IEEE NSS/MIC, Conf. Record, p. 1-4, 2013, DOI:10.1109/NSSMIC.2013.6829699

- [49] A. Takeda et al., "Design and Evaluation of an SOI Pixel Sensor for Trigger-Driven X-ray Readout", IEEE Trans. Nuc. Sci. 60 (2013) 586.
- [50] T. Hatsui et al., "A direct-detection X-ray CMOS image sensor with 500 μ m thick high resistivity silicon", Proc. the International Image Sensor Workshop (IISW), 2013.
- [51] R. Hashimoto et al., "Evaluation of a pulse counting type SOI pixel using synchrotron radiation X-ray", JINST 12 C03061. 2017.
- [52] R. Hashimoto et al., "Test results of a counting type SOI device for a new x-ray area detector", AIP Conference Proc. 1741, 040031 (2016); doi: 10.1063/1.4952903
- [53] R. Nishimura et al., "Development of an X-ray imaging system with SOI pixel detectors", NIMA, vol. A831, pp. 49-54, 2016.

第3章

SOI-RT-APD の開発手法

SOI を用いた RT-APD の有用性とその概要については第2章にて述べた通りで あるが、本章では開発を目指す SOI-RT-APD のより具体的な設計内容及び開発手法 について検討を行う。まず、SOI-RT-APD の開発に当たって留意するべき点及び要求 される性能について 3.1 で提示する。これらの要求事項を満たす素子デバイスへの条 件検討・課題解決に向けて本研究では主に半導体デバイスシミュレータ (Technology Computer-Aided Design, TCAD)を用いて検討を行うが、この TCAD の設定事項は 3.2 で詳しく述べる。続いて、TCAD によるシミュレーション結果及びそこから導か れるデバイス条件の妥当性検証を 3.3 にて行う。

3.1 SOI-RT-APD の留意点及び要求性能

3.1.1 では SOI-RT-APD の製造方法に関して留意するべき点を、3.1.2 では実験用 途から想定される SOI-RT-APD の要求性能についてまとめる。

3.1.1 本研究における製造方法に関する留意点

単結晶 Si の精製方法には主に Czochralski(CZ) 法と Floating Zone(FZ) 法が用い られる [1][2]。CZ 法による単結晶 Si の育成には、不純物として適当量のボロン (B)、 リン (P) を添加した多結晶 Si を石英坩堝に入れ 1400 °C (Si の融点) 以上に熱し溶融液 を生成する。この溶融液に種結晶を接触させて徐々に引き上げることで、固体/液体界 面において冷却され単結晶 Si が得られる。しかし、SiO₂ からなる石英坩堝中の酸素が 溶融液に溶け込み、CZ-Si 単結晶中には約 1.0×10^{18} atoms/cm³ の酸素が不純物として 混入してしまうことが知られている [3]。この酸素の一部はアニーリングで SiO₂ の組 成を持つ酸素析出物を形成し、一部は格子間酸素として振る舞う。酸素析出物は格子 欠陥であるスリップ転移を発生させ、ウェハ反りを増大させる要因になる [6]。



図 3.1: X 線トボグラフィのスリップ観測結果

3.1.2 本研究における SOI-RT-APD の要求性能

SOI-RT-APD は文献調査等を参考に企画構想を行い、軟 X 線深さ分解 XMCD 法 用途としての要素技術の基礎開発を行っているため現時点において試作機の製造は行 われていない。しかし、歩留まり・製造コスト・開発期間などの条件を考慮して民間 のファウンドリで利用される高性能な 0.2µm SOI-CMOS プロセスでの製造を念頭に センサー及び信号処理回路の設計を行うものとする。そこで、デバイスの要求される 仕様について製造前の段階において検討することにした。製造後の開発フローとして は、試作機である Test Element Group(TEG)の各種実機による評価を進め、これら の仕様の再検討を行う。段階的に TEG の評価を行いながら高性能 SOI-RT-APD デバ イスの開発を推進することにする。

まず本研究においては、軟 X 線深さ分解 XMCD 法に適用に向けたデバイス開発 を目的においているため、観測するエネルギー帯域としては 3d 遷移金属の L 吸収端 である 600-900 eV が対象となる。センサー側には RT-APD を実装し、後段に SOI 技 術を用いて Charge Sensitive Amplifier (CSA)回路及び信号処理回路を載せるものと する。センサー内部のアバランシェ増幅(内部利得)及び CSA 回路による 2 段階増幅 機構を有する構成になる。この CSA 回路については初段プリアンプに加え、カスケー ド接続等による複数段増幅回路を設けることで電荷出力電圧変換ゲイン(Conversion Gain)を向上させることが可能である。

一方で深さ分解 XMCD 法の各種実験に伴い読み出し回路等も変更をうけること を考慮して、第一段の簡易なプリアンプ回路設計及びレイアウトを行うこととした。 周辺回路についてはテストベンチを用いたアナログ回路の動作確認のために載せるも のとする。 図 3.2 に軟 X 線が入射した場合の電荷出力電圧変換ゲインと出力電圧の関係を示 す。開発初期段階においての仕様値見積もりとしてはアバランシェゲインが 1~100、 初段の電荷出力電圧変換ゲインが 10 μ V/e-~50 μ V/e-、1000 eV の軟 X 線が入射した 場合の条件について数値計算を行ったものである。アバランシェゲインが 10 倍、電荷 出力電圧変換ゲイン=30 μ V/e-の場合、82.6mV を得ることができ、アナログ信号出力 として十分な測定・評価が可能となる。そこで、アバランシェゲイン (Gain) >10 倍、 電荷出力電圧変換ゲイン>30 μ V/e-を設計仕様とすることにした。



図 3.2: 1000 eV を軟 X 線が入射した場合のアバランシェゲインと出力電圧の電荷出力電圧変換ゲイン 依存性

次に図 3.3 にアバランシェゲインと SN 比のイオン化率比 k についての依存関係を 示す。1<Gain<100 の定義域において、単純減少関数となることがわかる。また低ゲ イン及び低イオン化率比の場合、SN 比は高い値を保持する。本設計をもとに SOI-RT-APD の製造後、アナログ出力させた場合について述べる。電極やケーブル等の寄生抵 抗に起因する電圧降下などによる損失を考慮して SN 比>10 と設定とすることにした。 そのため、図 3.3 において SN 比>10 に対応する Gain 値としては、Gain<60 となる。 以上をまとめると、アバランシェゲインに関しては 10<Gain<60 であること、また 30 μ V/e-以上の電荷出力電圧変換ゲインを必要条件とする。さらに初段増幅器は、0.2 μ m SOI-CMOS プロセスにおいてピクセルサイズ 100 μ m 以内にレイアウトが収まること が必要である。



図 3.3: アバランシェゲインと SN 比のイオン化率比 k についての依存関係)

3.2 本研究における TCAD の設定条件

3.1 で述べた RT-APD の要求仕様:10<Gain<60,k<0.2 を満たす構造を探索するため 本研究では TCAD を用いて検討を行う。TCAD は広義にはダイオードやメモリ、ト ランジスタなどのデバイス構造の設計及び最適化、物理現象の理解、製造コスト削減、 製造期間短縮化などの目的で使用される半導体シミュレータの総称である。TCAD の 主なツールとしては、イオン注入・デポジション・エッチングなどのプロセス工程を シミュレーションしてデバイス構造体の入力データを生成するプロセスシミュレータ、 構造体の情報を直接定義するストラクチャーソフト、デバイスの電気的特性をシミュ

-50 -

レーションするデバイスシミュレータ、さらにこれらのプロジェクトを制御する総合 統括ソフト・構造体を可視化するための描画ソフトなどの多種多様なツールから構成 される。

本研究では VDEC[9] により提供頂いた Synopsis 社製 TCAD シミュレータ (バー ジョン: J_2014.09-SP2)を用いてデバイス構造の検討を行った。Synopsis 社製 TCAD においては多様なツールから構成されているが、本研究で利用した主なツールは プロセスシミュレータ Sprocess[13]、ストラクチャーソフト Sentaurus Structure Editor(SDE)[12]、総合統括ソフト Sentaurus Work Bench(SWB)、デバイスシミュ レータ Sdevice[14]、描画ソフト Svisual[15],Inspect,Tecplot である。図 3.4 に総合統括 ソフト SWB を用いた本研究で用いた各種プロジェクト・フロー及び主な入出力ファ イルを示す。



図 3.4: 総合統括ソフト SWB を用いた各種プロジェクト・フロー

第 3. SOI-RT-APD の開発手法

(i) では Sprocess の工程、(ii) ではストラクチャーエディターで生成した構造体(入 カデータ)を Sdevice に入力する。(iii) ではプロセスシミュレータにおいて不純物濃 度分布を予め計算し、その情報をストラクチャーエディターに入力している。Sdevice では定常状態ので電圧特性をシミュレートする DC 解析、周波数特性の AC 解析、時間 応答の TRAN 解析に用いられる。各種ソースコードは sprocess_fps.cmd(Sprocess), command_dvs.cmd(Structure editor),sdevice_des.cmd(Sdevice) に 記述し、電流 特性が格納されているカレントファイル (DCcur_des.plt, TRANcur_des.plt) と 各種物理量が格納されている構造体ファイル (Grid_msh.tdr, DCplot_des.tdr, TRANplot_des.tdr)を出力する。これらの入出力ファイルは端末やシャルスクリプ トから動作させることが可能であるが、SWB により動作状況を制御してスケジュー リングした。図 3.5 に (i) のフローについて SWB により管理しているプロジェクト例 を示す。変数にしてある各種物理量のパラメータが設定されている。



図 3.5: 総合統括ソフト SWB のプロジェクト例 (パラメータ依存)

上記プロセスフローを Sprocess のコード上に記述する際の注意事項を初期設定 (初期メッシュを設定、基板の定義)、プロセス工程、出力設定(コンタクトの定義、 ファイルの出力)に関して述べる。

• 初期設定(初期メッシュを設定、基板の定義)

初期メッシュは材料の異なる界面や PN 接合部において細かく設定する。一方 で、デバイス中心側ではメッシュ間隔 (spacing) を荒くすることで、計算時間の 短縮化を図る。再メッシュではイオン化注入領域において初期メッシュより細か く spacing を取るようにする。基板の初期設定は、材料、極性 (p型かn型)、不 純物濃度、面方位の定義を行う。本工程では裏面にコンタクトを取るため、深さ 方向に対して上下座標変換を実施する。座標変換時において高濃度低エネルギー のリンをデバイスの表面側よりイオン注入を行い、その後アルミニウム蒸着を行 うことにする。その後、元の基底に戻す記述を行う。

プロセス工程

プロセス工程を SPROCESS のソースコード上に記述する場合、プロセス毎に 関数、引数を記述する必要がある。例えば、デポジション用のコマンド(deposit)、 エッチング(etch),イオン注入(etch)、活性化(diffuse)、マスク作成(mask)、 レジスト剥離(strip)などの関数を使用する。各関数には現実のプロセス工程を モデル化した引数の条件設定が可能である。本コードにおいても SOI デバイス 用の現実的なプロセス工程に留意して引数の設定を行う。例えば、イオン注入に おいては Si 基板のミラー指数(1,0,0)、ローテーション0度、温度設定 300 K と し、チャネリング効果の抑制のためチルト角7度の傾斜を付ける。この場合、ミ ラー指数、ローテーション角度、温度及びチルト角が引数である。SOI プロセス 工程を模擬した点で重要な要素としては、Si 基板に直接的にイオン注入の関数を 実行するのではなく、マスク領域のレジスト又は酸化膜をデポジションした後で 実施することにする。これらの工程においてデバック用に構造体のファイルの出

-53-

力を行う。またプロセス工程で作成された構造体に、各ノードの材料、領域、仕 事関数を定義することでコンタクトの定義を行う。

• 出力設定(ファイルの出力)

上記の内容で生成した構造体及び、不純物濃度分布については自動的に 1D 抽 出(深さ方向)を出力するように設定を行う。また本シミュレーションでは各パ ラメータ名及びパラメータ値と出力ファイル名をリンクさせる方法で構造体の識 別、保存を行うことにする。これは、Sprocess で生成した素子構造を DC 解析用 Sdevice に入力し、各バイアス条件における出力データを TRAN 解析用 Sdevice に入力するフローにおいて、ファイルの管理、上書きをさせないようにするため には重要な設定である。

Sdevice のデバイスシミュレーションではデバイスの諸々の物理現象をコンピュー タ上で数値計算することが可能である。本研究では物理的厳密性や計算時間短縮化の 観点からポアソン方程式及び電流連続の方程式を解くドリフト拡散モデルを使用する ことにする。ポアソン方程式は印加バイアス及び不純物濃度分布とポテンシャルの空 間分布を記述する。電子・正孔密度を n_e,n_h、誘電率 ε、イオン化したドナー濃度、ア クセプター濃度を N_D,N_A と表すと、式 3.1 のように記述される。

$$\nabla^2 \varphi = -\frac{q}{\epsilon} (n_h - n_e + N_D - N_A) \tag{3.1}$$

そのポテンシャル分布に応じて電子及び正孔のキャリアの輸送を表した電子電流連続の式及び正孔電流連続の式を用いる。電子電流及び正孔電流を \vec{J}_e, \vec{J}_h 、キャリアの生成量 G、再結合量 R とすると式 3.3、式 3.3 のように表される。ドリフト拡散近似では、電子及び正孔移動度を μ_e, μ_h 、電子及び正孔拡散係数を D_e, D_h とすると、式 3.5、式 3.5 のように表される。

$$\frac{\partial n_e}{\partial t} = \frac{1}{q} \nabla \cdot \vec{J_e} + (G - R) \tag{3.2}$$

$$\frac{\partial n_h}{\partial t} = -\frac{1}{q} \nabla \cdot \vec{J_h} + (G - R)$$
(3.3)

$$\vec{J_e} = -qn_e\mu_e\nabla\varphi + qD_e\nabla e \tag{3.4}$$

$$\vec{J_h} = -qn_h\mu_h\nabla\varphi - qD_h\nabla h \tag{3.5}$$

3.3 TCAD を用いて検討したアバランシェモデルの妥当性

本節では半導体デバイスシミュレータ TCAD のアバランシェモデル (Van Overstraeten-de Man モデル)を用いて市販の APD の増幅率を計算することで、シ ミュレーションモデルの妥当性について検討を行う。 TCAD は半導体内部で起こる 物理現象を数値計算する優れたツールではある。各種材料や多様な物理モデルに対応 するため、その適用範囲は広い。一方で信頼できる結果を得るには、シミュレーショ ン結果を実機と比較することが必要になる。例えば、今回は、TCAD のアバランシェ モデルとして Van Overstraeten-de Man モデルを採用したが、その妥当性(信頼性) を確認するため、市販の APD の X 線応答特性の過渡解析を行い、さらに、実際の X 線照射実験と比較することで、その妥当性及び適用範囲を確認することにした。

3.3.1 X 線照射実験

2007 年 12 月 7 日に物質構造研究所 [16]、KEK Photon Factory BL-14A[17] にて 行われた放射光 X 線照射実験の測定データ^{*1}と TCAD による X 線応答特性を比較す ることにする。まず照射実験のセットアップについて簡単に説明する。BL-14A では 垂直ウィグラーを光源として、垂直に偏光された 5.1-82.7 keV の X 線を利用すること

^{*1} データ提供元:物質構造科学研究所、岸本俊二教授

が可能である。本実験ではモノクロメータにより X 線エネルギーを 14.41 keV の単色 X 線に設定している。図 3.6 に主なセットアップおよびビームライン・コンポーネン トについて示す。図 3.6 のように、ビームラインの上流側と下流側に気体電離箱を設 置している。上流側の電離箱を I0、下流側を I と呼ぶことにする。この電離箱の出力 電流値を電流アンプ (Keithley428) により電流電圧変換され信号処理が行われる。さ らに入力電圧を Voltage Frequency (VF) 変換器により周波数に変換され、その出力 をカウントする。これらの X 線照射中のビーム強度を記録する制御システムはハッチ 外で管理されている。また X 線は φ = 0.8 mm のピンホールにより整形後、吸収材を 挿入して、十分な強度を保ちつつパイルアップが起きない 1 kcps 程度以下の強度にな るように調整を行っている。



図 3.6: X 線照射実験セットアップ

この入射 X 線を浜松ホトニクス社製リバース型 APD(S8664-55 SPL6741)に直接照射する。試料である S8664-55 は遮光及び外部からのノイズを抑制するため、シールドボックス内に入れられ、ビームライン上に設置する。ハッチ内は常温であるものの Si-APD の温度特性を考慮して、ペルチェ素子により 20 ℃に冷却して、温度を

ー定に保ちつつ、常温と比べ低ノイズな測定環境を構築している。逆バイアスの掛け 方は S8664-55 の N+ 層側の電極に HV 電圧を印加して、P+ 層側から電荷信号を読 み出した。この電荷信号は電極や配線等による電圧降下を抑制するため、リバース型 APD の直ぐ後段に電荷有感型前置増幅器が設置されている。電荷有感型前置増幅器は Canberra2001A[18] を用いて電荷電圧変換係数 2 V/pC で増幅を行う。この信号電圧 をハッチ外に設置された NIM モジュールの主増幅器 ORTEC572 型に入力を行う。主 増幅器は Course Gain(CG):200(又は 100),Fine Gain(FG):1, Shaping Time:0.5 μ s に設定した。この主増幅器の出力を波高分析器 MCA(Aptec 5004)により A/D 変換 してデータ取得を行った。Aptec5004 では 1024ch(10bit) に対応した波高値が記録さ れる。



図 3.8: 各波高分布のガウス関数フィット結果

Vop (V)	Mean (ch)	Sigma (ch)
300	$119.2{\pm}0.2$	13.9 ± 0.2
320	$153.5 {\pm} 0.1$	$13.3 {\pm} 0.2$
340	$200.4{\pm}0.1$	$14.0 {\pm} 0.3$
360	$272.7{\pm}0.1$	$15.1 {\pm} 0.2$
380	$373.4{\pm}0.2$	$21.4{\pm}0.3$
400	$531.9 {\pm} 0.3$	27.5 ± 0.5

図 3.7 に 300 V-400 V まで 20V ステップで逆バイアスを印加した際の波高分布を示 す。ピーク位置は逆バイアスを上昇させると、MCA ch の高チャンネル側にシフトす ることが確認できる。また各ピークから低チャンネル側である下限閾値 80ch 付近まで 裾引きが観測されている。次に各波高分布をガウス関数によりフィットした結果を表 3.8 に示す。表 3.8 において、逆バイアス電圧 Vop=300 V の場合、Sigma が 13.9 で あったのに対して Vop=400 V では 27.5 であるため、比率としては約 2 倍の波高分布 の拡がりとなる。これは、APD ゲインのゆらぎである過剰雑音がバイアス依存性の観

第 3. SOI-RT-APD の開発手法

点から考えられるが、他にも一次電離量のゆらぎや回路雑音が寄与する。

3.3.2 実機とシミュレーションとの比較

S8664-55 に関しては特許(特開平 9-148618)及び参考文献をもとに、その内部構造について一部、製造に関する諸条件が開示されている。そこで、本論文ではこれらの情報を元にTCAD上で想定される製造工程のプロセスフローを作成し、プロセスシミュレータによりデバイス構造を作成することにした。表 3.1 にこの製造工程の主要なプロセスフローを示す。このプロセスフローで作成された S8664-55 の構造体概略図を図 3.9 に示す。

Structure	TCAD Main process flow
Nsub (N+)	P, $1 \times 10^{18} \text{cm}^{-3}$, $0.02\Omega \cdot \text{cm}$, Thickness of substrate=400 μ m
Epi (N-)	P, 1100 °C, $1 \times 10^{14} \text{cm}^{-3}$, Thickness of deposition= $27 \mu \text{m}$
Epi (N)	P, 1100 °C, $2 \times 10^{15} \text{cm}^{-3}$, Thickness of deposition= $6 \mu \text{m}$, $0.25 \mu \text{m/min}$
Epi (P)	B, 1100 °C, $3 \times 10^{15} \text{cm}^{-3}$, Thickness of deposition=7 μ m, 0.25μ m/min
Deposit	${ m SiO}_2, 0.2 \mu{ m m}$
Ion dope (P)	B, 30keV , $3 \times 10^{15} \text{cm}^{-2}$, Tilt=7deg, rotation=0deg.
Etching	${ m SiO}_2, 0.2 \mu{ m m}$
Annealing	$1000 \degree$ C, $60\min(P+)$, standby=800 °C, Rump up5 °C/min, Rump down2.5 °C/min

表 3.1: S8664-55 の想定される製造工程プロセスフロー

主要な TCAD の設定は以下のようになる。まず、商用プロセスであることを考慮し て 0.02 Ω ・cm (1×10¹⁸ cm⁻³) の一様な抵抗率の N+ 基板 (400 μ m 厚) を初期基板と し、初期メッシュを作成する。1100 °C で P のエピタキシャル成長を行い、27 μ m 厚、 1×10¹⁴ cm⁻³ で形成後、リンを 1100 °C, 2×10¹⁵ cm⁻³ の不純物濃度で 6 μ m、ボロンを 1100 °C, 3×10¹⁵ cm⁻³ の不純物濃度で 7 μ m まで成長させる。単位時間当たりの堆積は 0.25 μ m/min とした。その後、ボロンのイオン注入では、注入エネルギー 30 keV, 注 入ドーズ量 3×10¹⁵ cm⁻²、チルト角 7 度、ローテーション角 0 度とした。イオン注入 領域においては十分に精細な再メッシュを形成することにより、高精度なシミュレー ション結果を得られるように留意した。その後、800℃のスタンドバイから昇降速度 5℃/min として 40 分間ランプアップさせる。高温 1000℃で 60 分間の不活性イオン に対してアニーリングを行う。さらに、降下速度 2.5℃/min として 80 分間ランプダ ウンさせた。最後にデバイスシミュレーション用に仮想電極を設置して、プロセスシ ミュレーション用の構造体の作成を終了させた。

各逆バイアス電圧別にガウス関数によりフィットを行い、その Mean 値を求めた。 300V における Mean 値を基準に各逆バイアス印加電圧の Mean 値の割合を本論文で は APD の相対 Gain と定義し、その結果を図 3.10 に示す。図 3.10 において、各バイ アス電圧に応じて良く相対 Gain が一致していることが確認できる。このことから、 S8664-55 に対しては Van Overstraeten-de Man モデルが有効性を確認した。そこで、 次章以降、APD モデルには Van Overstraeten-de Man モデルを使用することにする。



図 3.9: TCAD プロセスシミュレーションで作成された S8664-55 の構造体概要図



図 3.10: X 線照射実験及びシミュレーションからの相対 Gain の結果を比較

参考文献

- [1] ストリートマン:半導体の基礎、 p. 13-p.18, 東海大学出版会 2003.
- [2] S. M. ジィー:半導体デバイスー基礎理論とプロセス技術ー, p. 302-p. 310, 産業 図書 2013.
- [3] S. M. Hu et al., "Effect of oxygen on dislocation movement in silicon", J. Appl. Phys. vol. 46, no. 5, p. 1869-1874, 1975.
- [4] S. M. Sze "SEMICONDUCTOR DEVICES Physics and Technology 2nd Edition", John wiley & sons, Inc., p. 334
- [5] S. M. Sze "SEMICONDUCTOR DEVICES Physics and Technology 2nd Edition", John wiley & sons, Inc., p. 340
- [6] 篠山誠二・長谷部政美・山内剛, "Si 結晶の熱処理過程と欠陥の形成", 第 60 巻、
 第 8 号、p. 766- p. 773, 1991.
- [7] 井上直久・和田一実,"シリコン結晶中の酸素の挙動",応用物理、鉄と銅、第73
 年、第8号、p. 947- p. 955, 1987.
- [8] 千川圭吾・平田洋, "Si 結晶の酸素濃度制御と磁界技術",応用物理、第60巻、第 8号、p. 808- p. 812, 1991.
- [9] http://www.vdec.u-tokyo.ac.jp/
- [10] Synopsys Inc., 700 East Middlefield Rd., Mountain View, California 94043-4033,
 U.S.A., https://www.synopsys.com/,2018/10/18 閲覧.

- [11] Synopsys Inc., "Sentaurus Workbench User Guide", Version G-2012.06, June 2012.
- [12] Synopsys Inc., "Sentaurus Structure Editor User Guide", Version G-2012.06, June 2012.
- [13] Synopsys Inc., "Sentaurus Process User Guide", Version I-2013.12, December 2013.
- [14] Synopsys Inc., "Sentaurus Device User Guide", Version A-2007.12, December 2007.
- [15] Synopsys Inc., "Sentaurus Visual User Guide", Version G-2012.06, June 2012.
- [16] KEK IMSS, "大学共同利用法人 物質構造科学研究所 放射光実験施設", https://www2.kek.jp/imss/pf/, 2018/10/18 閲覧.
- [17] 岸本俊二, "BL-14A単結晶構造解析・検出器開発ステーション", http://pfwww.kek.jp/users_info/station_spec/bl14/bl14a.html, 2018/10/18 閲覧.
- [18] Canberra Industries Inc., "Spectroscopy preamplifier 2001/2001A Manual"
- [19] Hamamatsu Photonics K.K., "S8664-55 series data sheet", https://www.hamamatsu.com/jp/en/product/type/S8664-55/index.html, 2018/10/18 閲覧.
- [20] R. Van Overstraeten et al., "Measurement of the ionization rates in diffused silicon p-n junctions", SOL. ST. ELEC. vol. 13, p. 583-608, 1970.

第4章

SOI-RT-APD のデバイス設計

本章では SOI-RT-APD デバイスの画素設計を行うことにする。まず、4.1 ではア クティブ領域の深さ方向に注目した 1 次元 (1 Dimension,1D) シミュレーションを実 施する。続いて、4.2 では 4.1 で得た結果を踏まえターミネーション領域を含む 2 次元 (2 Dimension,2D) シミュレーションに拡張しデバイス構造の検討を行う。

4.1 SOI-RT-APD(1D) のデバイス設計

SOI-RT-APD の重要な特性である Gain(増倍率)と k-factor(ノイズ特性)は 3.1 で示した通り、仕様値として 10<Gain<60, k<0.2 を満たすことが要求される。そ こで本節では現在の SOI 製造プロセスで可能なできるだけ広範囲の条件で TCAD シ ミュレーション(1D)を行い、要求性能を満たすプロセス工程を探索することにした。

4.1.1 SOI プロセス工程を模擬した TCAD 設定条件及び水準

SOI-RT-APDの正確な動作を把握するためには、プロセスシミュレーション及び デバイスシミュレーションを実施する必要がある。プロセスシミュレーションでは、 複雑な製造プロセスのステップの詳細条件を設定する事で製造工程を再現し正確な 不純物濃度プロファイル等を得ることができる。デバイスシミュレーションではプロ セスシミュレーションによって得たデバイスの構造プロファイル(構造体である入力 データ)に対しての各ノードに電位・電荷を指定し、半導体中に発生する電荷・電界・ 電流等の数値計算を行い、そのデバイスの動作をシミュレーションすることを目的と する。ここで、もう一度設計すべき SOI-RT-APD について考えると、前述したように Pwell 層の不純物濃度プロファイルが性能を左右する重要な要素であることから、幅 広いバリエーションでデバイスシミュレーションを行い、不純物濃度プロファイルの 最適化をすることにした。

通常のLSI 製造プロセスを考えた時、Pwell 層のプロファイルはイオン注入とアニー ルによって形成されるため、(1) イオン注入時に通過する膜とその厚さ、(2) イオン 注入条件 (イオン種、エネルギー、ドーズ)、(3) アニール条件(温度、時間)によっ て決定される。

(1)は SOI の BOX 酸化膜越しに行われるため、200 nm の酸化膜を設定する。 (2)のイオン注入条件が濃度プロファイルを決定する要素となるため、今回のプロセ スシミュレーションにおける最も重要な変数に該当する。(2)のイオン注入条件は本 研究で設定すべき条件である。(3)のアニール条件は CMOS 製造工程で一般的に行 われる、イオン注入後の RTA(不純物活性化のための短時間高温アニール)であるた め、センスノードの n+ の活性化アニールを兼ねることになる。本研究では、一般的 な条件と他熱処理も考慮し、1050 ℃、60 秒とした。また、センスノードとなる n+ や 裏面の p+ については十分濃度が高いことから、常識的な拡散層濃度が得られる条件 とした。

以下にプロセスシミュレーションで用いた製造工程の主要条件、図 4.1 にシミュレー ションで用いた SOI-RT-APD 構造の模式図、付録 A に主な過程で用いたソースコー ドのサンプルを示す。

基板条件

ピクセルサイズ 20 μm、基板厚さ 65 μm、5.89 k Ω・cm の高抵抗率 P 型のシリコ ンを初期基板として定義する。基板の厚さは TAIKO プロセスにより薄化可能な 基板厚を用いた。また試作機の製造を考慮して、基板抵抗率は 2017 年に SOI デバ イス製造時に使用した抵抗率値を採用した。

	\Downarrow		
高濃度イオン注入条件	(イオン種、	エネルギー、	ドーズ)

裏面に 20 nm 酸化膜 (SiO₂) を形成後、注入エネルギー 30 keV, 注入ドーズ量 1×10¹⁵ cm⁻² のボロンをイオン注入した。表面にも同様に 20 nm 酸化膜 (SiO₂) を 形成後、注入エネルギー 30keV, 注入ドーズ量 1×10¹⁵ cm⁻² のリンのイオン注入を 行った。各工程後、成膜物質である酸化膜の除去を行う。

-	Ų	ļ	

中濃度イオン注入条件(イオン種、エネルギー、ドーズ)

200 nm 酸化膜 (SiO₂) を形成後、4回に渡るボロンのイオン注入を行う。後述するが、一様に不純物濃度分布を形成することを考慮して注入エネルギーは 300, 550, 850, 1200 keV と固定する。ドーズ量は自由度を考慮して 5 種類のタイプに設定する。Pwell 層注入イオンの各種条件を表 4.1 に示す。

↓ アニール条件(温度、時間)

注入イオンのドーパント活性化のため Rapid Thermal Annealing(RTA) 処理を加 える。現実のプロセスでは数秒の短いアニール時間を設けることもあるが、本シ ミュレーションでは一般的な条件と他熱処理も考慮し、アニール時間を 60 秒、ア ニール温度を 1050 ℃に設定する。

- 65 -

電極形成条件

表面には N+ センスノードの信号を読み出せるように、200 nm 酸化膜 (SiO₂) を金属 VIA を貫通させ電極を設けた。裏面全体にアルミニウム電極を形成して、 センサーに逆バイアスを印加できるようにした。以上の工程で生成した構造体を デバイスシミュレーションに入力する。



図 4.1: シミュレーションで用いた SOI-RT-APD 構造の模式図

ボロンのイオン注入により Pwell 層の不純物濃度分布を形成するため、その注入条件の指針について図 4.2 を用いて説明する。まず SOI-RT-APD の内部構造は表面より N+/Pwell 層/P-層/P+ 層であったが、図 4.2(右図)からも分かるように、この N+ 層の濃度分布より深い位置に初段のドーピング分布の中心位置を設定している。これ
は、N+層の濃度分布の低濃度低深度側に Pwell 層を形成しても電気的には相殺されて しまうためである。次に最終段の注入では比較的深い位置までドーピング分布を持た せるため、MeV 領域の高エネルギーに設定する必要がある。外部委託により高エネル ギーイオン注入装置を有する専門のファウンダリでは数 MeV 程度であれば、対応可能 であるが、本格的な条件探索に先立ち 1.5 MeV 程度のエネルギー帯域で調査すること にする(付録 B)。各段のピーク位置を等しく設定するため、50 keV から 1.5 MeV ま で 50 keV 間隔でイオン注入し、得られたイオン濃度分布にガウス関数をフィットする ことで、中心値(射影飛程)及び分散(射影分散)を求めた。その結果を図 4.2 (左図) に示す。図 4.2 (左図) から、初段の注入エネルギーを 300 keV、第二段を 550 keV、 第三段を 850 keV、第四段を 1200 keV とすると、およそ 0.4µm 程度の間隔でピーク位 置を等しく形成することが可能である。そのため、開発初期段階としては注入エネル ギーの条件を 300,550,850,1200 keV と固定することにした。



図 4.2: イオン注入エネルギーの設計

イオン注入ドーズ量の条件を表 4.1 に示す。濃度プロファイルを決定づけるイオ ン注入ドーズ量に関しては、開発初期段階として検討すべき自由度としては 3 種類あ る。これは、各ドーズ量を一定にする flat 構造 (Type1)、一定の割合でドーズ量を下 げる Graded 構造 (Type2)、一定の割合でドーズ量を上げる Retrograded(Type3) であ る。これらの傾向を顕著にして差分を拡げた Type2a,Type3a を設けた。表 4.1 では、 初段のドーズ量(First dose)と、第二段以降のドーズ量の差分(Dose difference)を 明記した。また、Type1 から Type3a まで低ドーズ側から高ドーズ側への各試料にお いて、Sample A~Sample Z と定義した。想定される合成ドーピング分布を Structure に示す。

Type	1	2	2a	3	3a
<u> </u>				1	
Type name	Flat	Graded	$Graded_a$	Retrograded	Retrograded_ a
First dose	1-7	4-9	7-10	1-7	2-4
Dose difference	0	+1	-2	+1	+2
Sample name	A-I	J-O	P-S	T-W	X-Z
Structure	Concentration	Concentration	Concentration	Concentration	Concentration

表 4.1: Pwell 層注入イオンのドーズ条件 (unit of dose : 1×10¹¹cm⁻²)

4.1.2 増倍層 (Pwell 層) における不純物濃度分布結果

表 4.1 の条件でのプロセスシミュレーション結果を図 4.3 に示す。高ゲイン・低 ノイズの素子構造を実現させるためには Pwell 層の濃度プロファイルを十分に低濃度、 かつ高深度にする必要がある。本シミュレーションによって得られたプロファイルは ボロン濃度 1×10¹⁶ cm⁻³ 以下にピーク濃度があり、中濃度から低濃度領域に区分され る。また図 4.3 より第四段の注入では Si 界面より約 2.5µm にピーク位置があることが 確認できる。そのため、比較的、深い位置に濃度分布を形成していることがわかる。 各タイプにおける濃度分布結果について改めて詳細を述べる。

• Type1(Flat)

Type1 (Flat) では、イオン注入ドーズ量を4回とも同量にしたため、合成ドーピング分布も Flat な構造になった。イオン注入ドーズ量の高ドーズ (7×10¹¹cm⁻²) 側から低ドーズ (1×10¹¹cm⁻²) 側の条件に対応して、それぞれ 2×10¹⁶cm⁻³ から 2×10¹⁵cm⁻³ 程度までの不純物濃度分布が得られた。

• Type2(Graded)

Type2(Graded) ではイオン注入の各ドーズ量を1×10¹¹cm⁻² 低く設定したため、 合成ドーピング分布は初段の濃度分布を最大に、第二段以降は減少して勾配を持 つ構造となった。

• Type2a(Graded_a)

Type2a(Graded_a) は Type2(Graded) と同様に初段の濃度分布を最大に深度方向に減少する構造となり、各ドーズ量を 2×10¹¹ cm⁻² 下げたため合成ドーピング 分布は Type2 より傾斜が付いた構造となった。

• Type3(Retrograded)

Type3(Retrograded)ではType2とは逆に初段の濃度分布が最小濃度で、最終 段の濃度分布が最大濃度になりType2とは逆の勾配を持つ構造になった。

• Type $3a(\text{Retrograded}_a)$

Type3a(Retrograded_a) は Type3(Retrograded) と同様に初段の濃度分布を最 小に深度方向に増大する構造となり、各ドーズ量を 2×10¹¹ cm⁻² 上げたため合成 ドーピング分布は Type3 より傾斜が付いた構造となった。



図 4.3: プロセスシミュレータから求めた各サンプルの不純物濃度分布結果(Si/SiO₂ 界面から 5µm) (a) Type1(Flat)(b) Type2(Graded)(c)Type2a(Gradeda) (d) Type3(RetroGraded) (e) Type3a(RetroGradeda)

4.1.3 最大電界とバイアス電圧の関係

4.1.2 の条件で作成した構造体をデバイスシミュレータに入力し、DC 解析を行う。 DC 解析では、図 4.1 のセンスノード N+ を GND に固定して、P+ 層に逆バイアス電 $E V_{op}$ を印加した。逆バイアス電圧 V_{op} は-50 V からブレイクダウン電圧近傍まで印加 し、50 V おきにデバイス上で最大となる電界強度 E_{max} を取得した。図 4.4 に最大電 界と逆バイアスの関係を示す。 E_{max} の取得方法には各逆バイアス電圧 V_{op} において、 深度方向(位置)に対する電界強度の1次元抽出を行い、プローブツールにより最大 電界を取得した。図 4.4 において、高ドーズにすると E_{max} が上昇し、かつブレイクダ ウン電圧値が低くなる傾向にある。また逆バイアス電圧 V_{op} に対して E_{max} の直線性 が確認される。 E_{max} の Vop 依存性を評価するため、最大電界 E_{max} を逆バイアス電圧

– 70 –

 V_{op} に関する一次関数で近似することにした。各サンプル別プロットにおいて、一次 関数 $E_{max} = aV_{op} + b$ でフィットした。ここで定数 a は線形近似を行ったプロットの 傾きを、b は $V_{op}=0$ V である切片 E_{max} の値を表す。フィット結果を表 4.2 にまとめ る。最大電界 E_{max} と逆バイアス電圧の関係を定量的に把握するため図 4.5 に最大電 界 $E_{max}(V_{op}=0$ V) とトータルドーズ量 N_{int} の関係をプロットする。トータルドーズ 量 N_{int} は Pwell 層のボロンの濃度分布を Si/SiO2 界面の表面から各位置で積分した値 で定義する。



図 4.4: 最大電界 *E_{max}* と逆バイアス電圧の関係(サンプル別)

(a) Type1(Flat)(b) Type2(Graded)(c)Type2a(Gradeda) (d) Type3(RetroGraded) (e) Type3a(RetroGradeda)

Туре	Sample	N _{int}	V_{br}	$a = E_{max} / Vop$	$b = E_{max}(V_{op} = 0)$
Unit	-	(cm^{-2})	(V)	(cm^{-1})	(V)
type1 (Flat)	Sample A	4.0×10^{15}	1091.22	-158.03	53340
type1 (Flat)	Sample B	$6.0 imes 10^{15}$	1089.51	-158.01	79957
type1 (Flat)	Sample C	$8.0 imes 10^{15}$	1081.55	-157.28	106843
type1 (Flat)	Sample D	1.0×10^{16}	1074.58	-158.01	133592
type1 (Flat)	Sample E	1.2×10^{16}	1060.87	-158.02	160692
type1 (Flat)	Sample F	$1.6 imes 10^{16}$	1012.81	-158.05	214890
type1 (Flat)	Sample G	2.0×10^{16}	870.84	-158.09	269082
type1 (Flat)	Sample H	2.4×10^{16}	617.24	-158.2	323465
type1 (Flat)	Sample I	2.8×10^{16}	341.81	-158.34	378600
type2 (Graded)	Sample J	1.0×10^{16}	1081.65	-158.04	124044
type2 (Graded)	Sample K	1.4×10^{16}	1061.13	-158.05	178251
type2 (Graded)	Sample L	1.8×10^{16}	1013.58	-158.05	232629
type2 (Graded)	Sample M	2.2×10^{16}	868.01	-158.09	287780
type2 (Graded)	Sample N	2.6×10^{16}	605.07	-158.19	342916
type2 (Graded)	Sample O	$3.0 imes 10^{16}$	321.32	-158.33	398050
type2a (Gradeda)	Sample P	$1.6 imes 10^{16}$	1060.6	-158.02	196933
type2a (Gradeda)	Sample Q	$2.0 imes 10^{16}$	1011.15	-158.06	252079
type2a (Gradeda)	Sample R	2.4×10^{16}	856.97	-158.09	307231
type2a (Gradeda)	Sample S	$2.8 imes 10^{16}$	583.4	-158.21	362360
type3 (Retrograded)	Sample T	1.4×10^{16}	1009.36	-158.41	196768
type3 (Retrograded)	Sample U	1.8×10^{16}	866.17	-158.1	251515
type3 (Retrograded)	Sample V	2.2×10^{16}	630.416	-158.2	305695
type3 (Retrograded)	Sample W	$2.6 imes 10^{16}$	353.35	-158.34	359874
type3a (Retrogradeda)	Sample X	1.6×10^{16}	854.14	-158.1	234941
type3a (Retrogradeda)	Sample Y	2.0×10^{16}	615.2	-158.2	288129
type3a (Retrogradeda)	Sample Z	2.4×10^{16}	356.45	-158.34	342309

表 4.2: 一次関数 $E_{max} = aV_{op} + b$ でフィットした結果

 N_{int} の増加に伴い E_{max} が増加する関係になる。タイプ別に、同一 N_{int} での $E_{max}(V_{op}=0)$ を比較すると、type2a が最も低く、type2、type1、type3、type3a の順 で増大する (図 4.5)。このため、同一 N_{int} での低 E_{max} ($V_{op}=0$)を選択するためには type2a の Graded_a 構造を採用すれば良い。また、図 4.5 において、デバイス構造に よらず N_{int} と $E_{max}(V_{op} = 0)$ の直線性が確認できる。一次関数でフィットして傾きを c とすると、c=1 × 10⁻¹V・cm で与えられることがわかる。



図 4.5: ブレイクダウン電圧 Vbr とドーズ量 N_{int} の関係性

4.1.4 電流電圧特性結果

4.1.2 で作成した構造体において、電流電圧特性から V_{br} を抽出することにする (図 4.6)。本論文では電流値が 10 pA に到達する電圧値をブレイクダウン電圧値 V_{br} と定義する。各サンプルの V_{br} 値を表 4.2 に示す。表 4.2 からブレイクダウン電圧値 は高ドーズ量のサンプルに対しては V_{br} が低くなる傾向がある。例えば、Type3a の SampleX (Pwell1_Dose=1×10¹¹cm⁻²) と SampleZ(Pwell1_Dose=3×10¹¹cm⁻²) を 比較すると、 V_{br} は 854 V と 356 V となり、およそ 500 V もの差になる。 V_{br} におい ても、トータルドーズ量 N_{int} との関係をプロットすると、図 4.7 のような関係になる。 図 4.7 から、 N_{int} =1.5×10¹⁶cm⁻² を境目として、トータルドーズ量の増加に伴い、 V_{br} が低下することが確認できる。

– 73 –

図 4.7: ブレイクダウン電圧 Vbr とトータルドーズ量 N_{int} の関係



図 4.6: サンプル別の電流電圧特性結果 (a) Type1(Flat)(b) Type2(Graded)(c)Type2a(Gradeda) (d) Type3(RetroGraded) (e) Type3a(RetroGradeda)



同一 N_{int} で比較した場合、type3aの V_{br} が最も低く、type3,type1,type2,type2aの順で V_{br} 値が増大することを確認した。特に、type2aが最も V_{br} 値(耐圧)が高いことが分かった。これらのブレイクダウン電圧値をもとに、4.1.5 ではGain 及びk-factorについて評価を行う。

4.1.5 Gain 及び k-factor の結果

DC 解析ではデバイス内部での物理現象が平衡状態になっている解析に対して、 TRAN 解析では時間的に変位がある過渡解析になる。4.1.5 では図 4.1 の構造において ブレイクダウン電圧値 V_{br} より 10 V 低い逆バイアスで TRAN 解析を行う。1000 eV の X 線が SOI-RT-APD に入射したと仮定し、生成電荷を裏面 Al/Si 界面から深度方 向 2.68 µm 位置に 275.5 電子正孔対 (electron hole pair,ehp) 相当の初期電荷を t=10 ps の時間に初期値として定義する。SampleC 及び SampleF の信号波形の結果を図 4.8 及び図 4.9 に示す。逆バイアス電圧の印加電圧を上げると、アバランシェ増幅に伴う 電流値(インパクトイオン化電流)が増加し、高バイアス条件下では Sample C では約 10 ns、Sample F では約4 ns で収集電荷が回収されることがわかる。また、高バイア ス条件下においては、セカンドピークが現れるが正孔によるアバランシェ増幅に伴う 電流値(インパクトイオン化電流)の増加成分になることが想定される。





図 4.9: 信号波形 (SampleF)

信号波形を t=0 ns から 10 ns まで積分した収集電荷量と初期電荷量の比率を本研究 では Gain と定義する。各バイアスでの最大電界 E_{max} における電子、正孔のイオン化 率を抽出して、イオン化率比 k-factor を求めた。図 4.11、図 4.10 にその結果を示す。 SampleC に関しては要求条件である 10<Gain<60,k factor<0.2 を満たすパラメータ 領域があるが、Sample F に関してはその領域がないことが分かる。



図 4.10: 逆バイアス電圧特性 (SampleC)

図 4.11: 逆バイアス電圧特性 (SampleF)

そこで、表 4.1 の全ドーズ条件のデバイスに対し Tran 解析を行い、各々の Gain と k-factor を求めた。その結果を図 4.12 に示す。Window 領域内にある SampleA,B,C,D,E,J が Gain ならびに k-factor の要求条件を満たした。この条件のみ で判断すると低 k-factor 値となる SampleA が最適値に該当する。ここで通常の インプラント装置で用いられるドーズ量モニタリングの下限値は 1 × 10¹¹cm⁻² 程度であるため、この範囲では不純物ドーズ量のばらつきが増大してしまい不 良画素の原因になる。そのため、製造ばらつきを考慮すると、SampleA(Type1 Flat 型 Pwell_dose1=1 × 10¹¹cm⁻²)より高ドーズの SampleC(Type1 Flat 型 Pwell_dose1=2 × 10¹¹cm⁻²)が安定的に所定の製造ラインで生産可能で、かつ要求 条件を満たす最適値の条件である。

この SampleC では逆バイアス電圧をブレイクダウン電圧値から 10V 低い電圧値

– 76 –

で Gain=55,k-factor=0.13 という結果になる。RTA とイオン注入多段打ちにより SOI プロセス条件で生成した構造の中で要求性能を超える高性能な SOI-RT-APD の構造 を解明した。また 4.2 においては、エッジ領域の特性変動を検討するため、SampleC のドーズ条件を使い 2D に拡張してシミュレーションを行う。



図 4.12: 各ドーズプロファイルに対する Gain 及び k-factor の関係

4.1.6 Gain 及び k-factor と N_{int}の関係

表4.1 の各サンプルについて電子のイオン化積分値を求める。イオン化積分は電子の イオン化率を裏面から Si/SiO₂ 界面方向に積分した値で定義する。深度に対するイオ ン化積分値の関係を図 4.13 に示す。図 4.13 はブレイクダウン電圧値から 10V 低い逆 バイアス電圧値に設定されている。十分な深さに対してはアバランシェ増幅に伴いイ オン化積分値が上昇して、Si/SiO₂ 界面付近で最大化する。また同一位置で比較すると 高ドーズになるほどイオン化積分値も増大する傾向になることがわかる。次に TRAN 解析から得られた Gain と k-factor の関係を図 4.14 に示す。各タイプともに Gain 及 び k-factor が低ドーズ量に対して高 Gain 化および低 k-factor 化が確認される。そこ で、ドーズ量の関係を明確にするため、トータルドーズ量である N_{int} の依存性を図 4.15 及び図 4.16 に示す。



図 4.13: Si/SiO₂ 界面から深度方向に対するイオン化積分値 (a) Type1(Flat)(b) Type2(Graded)(c)Type2a(Gradeda) (d) Type3(RetroGraded) (e) Type3a(RetroGradeda)



図 4.15: Pwell 層のトータルドーズ量に対する Gain の関係



図 4.16: Pwell 層のトータルドーズに対する k-factor の関係

4.2 SOI-RT-APD(2D) のデバイス設計

本節では 4.1 の 1D シミュレーションで最適化された Pwell 層のプロファイル (SampleC) の構造を 2D シュミュレーションに拡張することで、より現実に近い構造にお いてシミュレーションを実施する。

4.2.1 SOI-RT-APD(2D)の JTE 構造

2D SOI-RT-APD のプロセスシミュレーションの条件について説明する。基本的 には 4.1.1 の 1 D SOI-RT-APD の工程と同様になる。相違点としては N+/Pwell 接 合部のエッジ領域における局所電界集中を抑制するために単一ゾーン JTE(Junction Termination Edge)を設けた。またピクセル間にはアイソレーション用の高濃度ボロ ンの注入を行って PStop 構造を実装した。



図 4.17: 2D SOI-RT-APD の断面図 3pixel (左図)、1/2pixel (右図)

JTE 幅を 3 μ m、N+ 層とのオーバーラップを 1 μ m、PStop 幅を 1.5 μ m に設定する。 JTE 用マスクと PStop 用マスクのイオン注入条件は P,30 keV, 1 × 10¹⁵ cm⁻²、B,50 keV, 5 × 10¹⁵ cm⁻² とした。また、N+ 層幅においては 20 μ m に設定し、1D 構造と同 ーにしたが、Pwell 幅については 18 μ m に設定した。ピクセル幅は 60 μ m に設定す る。図 4.17(左図)に SOI-RT-APD の 2D シミュレーション用の概略図を示す。 本工程では、計算時間短縮化のために図 4.17(左図)の 3pixel 構造から対称性を 考慮して図 4.17(右図)の 1/2pixel 構造に縮小化してシミュレーションを行うことに する。計算時間は 3pixel では 1 時間 53 分費やしたのに対して、1/2 pixel では 23 分に 短縮化 (20 %程度)*¹することができたため、以降、1/2pixel の構図でデバイスシミュ レーションを行うことにする。

単一ゾーン JTE 構造未実装と実装した場合の各設定条件について図 4.18、図 4.19 に示す。この JTE 構造の有無で電流電圧特性を比較した結果を図 4.20 に示す。単一 ゾーン JTE を付加した構造のブレイクダウン電圧値は-1080.77 V、付加していない構 造では-1073.18 V となり、ブレイクダウン電圧値の変化率は1%程度に留まった。し たがって、エッジブレイクダウンは顕著に起こらない素子構造であることがわかる。



図 4.18: 2D SOI-RT-APD(JTE 未実装)

図 4.19: 2D SOI-RT-APD(JTE 実装)

4.1.5 と同様の条件で TRAN 解析を行うことにした。図 4.21 にその結果を示す。 Gain に関してはブレイクダウン電圧近傍において要求性能である 10<Gain<60 を満 たす結果となった。次に、Edge 領域での k-factor 値の評価を行うことにする。各バイ アスにおける電子及び正孔のイオン化率を Edge 部において抽出して、その最大値から イオン化率比を算出した(図 4.22)。ブレイクダウン電圧直前の Vop=-1060 V におい

^{*1} サーバースペック: Xeon E5-2650 2.3GHz, メモリサイズ 64GB

て、JTE 未実装の構造では 0.20 となり要求性能である k <0.2 を満たさないが、JTE を実装している構造では 0.07 となり、その有効性を確認した。



図 4.20: SOI-RT-APD(2D)の電流電圧特性



図 4.21: Gain 特性

図 4.22: エッジ部における k factor 値

図 4.23、図 4.24 に各バイアス電圧(Vop=-100,-500,-1000,-1060 V)下の電界強度 を JTE の有無で比較することにする。図 4.23 の (d) Vop=-1060 V において、JTE の ない構造ではエッジ部に 350 kV/cm という局所的に電界集中が起きている。一方で、 JTE を実装した構造では局所電界集中が起こりにくい。これは、曲率半径が増大し電 界強度が緩和されることによるものである。



図 4.23: 電界強度(JTE 構造未実装)(a) -100 V, (b) -500 V, (c) -1000 V, (d) -1060 V



図 4.24: 電界強度(JTE 構造実装)(a) -100 V, (b) -500 V, (c) -1000 V, (d) -1060 V

4.2.2 SOI-RT-APD(2D)の位置依存性

図 4.18 と図 4.19 の JTE 構造の有無に応じて応答特性を調べることにする。X 軸 方向(横方向)のピクセル中心部(X=0)からピクセル間に位置する PStop(X=30) において、4.1 と同様の条件で TRAN 解析を行った。図 4.25 に Vop=-1000,-1060 V での Gainの位置依存性を示す。Vop=-1000 V においては JTE の有無にかかわらず エッジ端部における Gain の顕著な変位は起こらなかった。一方で Vop=-1060 V の場 合、JTE 未実装の構造ではゲインの一様性が著しく劣化することが確認できる。逆に Vop=-1060 V において JTE 未実装と比べ、エッジ端部での Gain の変位が抑制され たことが確認できる。そのため、SOI-RT-APD においてもエッジ端部での一様性とい う観点においては単一ゾーン JTE 構造の有用性が確認できる。しかし、JTE 構造の 有無に関わらず増倍層 (Pwell 層)のある中心部からエッジ端部(X=10 μ m)までのコ ア領域においては Gain の一様性が確認できるものの、ピクセルサイズに対して Pwell 域においては Gain の応答特性が悪化する傾向にある。ピクセルサイズに対して Pwell 層を広く設計することにより、これらの問題を抑制することが可能ではあるが、一方 で PStop における耐圧とのトレードオフの関係が生じてしまう。



第5章

SOI-RT-APD の回路設計

前章では SOI-RT-APD のピクセル構造について最適化を行った。そのピクセル上 部に SOI 技術を用いて回路層を載せることで、本研究で提案を行った 3D 積層化型の 軟 X 線線形増幅型ピクセル検出器である SOI-RT-APD の構造となる。そこで、本章 では SOI-RT-APD の回路設計を行うことにする。

5.1 SOI-RT-APD のピクセル回路設計

5.1.1 差動増幅回路の設計

多段の低雑音増幅器を設計する場合、基本的には初段増幅器の雑音が最も大きく 雑音指数に寄与する。そのため、初段を十分に高増幅度・低雑音にすることが有効で ある。前章では SOI-RT-APD のセンサー部を高 Gain、低 k-factor になるよう内部構 造の最適化を行った。このセンサー部の疑似信号を後段の信号処理回路に入力する。 信号処理回路は 0.2 µm SOI-CMOS プロセス技術でモデリングが行われたライブラ リーを用いることにする。回路構成としては、複数段ではなく第一段によるプリアン プ回路の Schematic を用いることにする。本論文では各ピクセルに差動増幅回路及び フィードバックキャパシタ Cf を付加することで、Charge Sensitive Circuit (CSA) を 実装した。最終的な評価項目としては 30μV/e-以上の CSA 回路の実装を行い十分な 出力電圧が得られることと 100μm 以内のピクセルサイズの画素にレイアウトを実装す ることが可能か確認することにする。また深さ分解 XMCD 法の各種実験に伴い読み 出し回路等も変更をうけることを考慮して周辺回路についてはテストベンチを用いた アナログ回路の動作確認のために載せるものとする。まず、図 5.1 のような差動増幅 回路において動作確認を試みることにする。



図 5.1: 差動増幅回路の詳細回路図

図 5.1 において、シンボルピン名 VDD は電源電圧として 1.8V、VSS は 0V、VL は 1 μ A で動作する。AINP は差動増幅回路の入力端子を表し、OUT は出力端子になる。 軟 X 線により生成した電荷が APD により増幅後、センスノード (入力端子 AINP) に 収集される。図 5.1 の差動増幅回路において、HSPICE シミュレーションにより DC 特性である入力電圧と出力電圧の関係を求める。その結果を図 5.2 に示す。線形領域 を確認すると、900 mV を動作点 (リセット電圧)として、約±5 mV の駆動領域が確認 される。この動作点において 1 mV のサイン波を入力して、その出力から差動増幅の 電圧利得を求めると電圧利得 A は 128 倍であることがわかった。電圧利得と周波数帯 域の関係を図 5.3 に示す。また電圧利得が-3 dB (振幅が約 30 %減少)になるカットオ フ周波数 f_c は 795 kHz となり、高周波数帯域においては十分な電圧利得が保障されな いことがわかる。また利得とカットオフ周波数の積である Gain Band Width Product を求めると、GBW=A・ f_c =100 MHz となる。また位相余裕は 45 度となった。



図 5.2: 差動增幅回路 DC 特性

図 5.3: 差動增幅回路 AC 特性

5.1.2 プリアンプ部の回路設計

図 5.4 にプリアンプ部の詳細回路図を示す。図 5.4 のシンボル名 DiffAmp は図 5.1 の 差動増幅器で、センスノードである AINP とフィードバックキャパシタ Cf が接続さ れ、チャージセンシティブアンプとして動作する。Cf には 4.2 fF の DMOS (Depletion MOS)を使用することにする。この Cf とセンスノードのリセット用に CMOS トラン ジスタを載せて、導通状態にするとセンスノード部に蓄積された電荷を放出し、基準 電位に戻すことが可能である。テストパルス用容量にはメタル配線を平行に配置する ことで作成された 37.5fF の MIM (Metal-Insulator-Metal) キャパシタを実装し、ス イッチ用 MOS トランジスタを載せている。STORE 用に 100fF の MIM キャパシタ及 び STORE 用スイッチを載せ、後段にソースフォロワ及びリード用スイッチの実装し た回路構成になる。このピクセル回路において、DC 解析を行い電圧利得 A は 125.5 倍、カットオフ周波数 fc は 78 kHz、GB 積はおよそ 10 MHz となることを確認した。 図 5.1 の差動増幅器単体と比較すると、高周波帯域においておよそ 1 桁程度低い結果 となった。これは STORE 等の容量成分が付随して周波数特性が劣化したと考える。



図 5.4 のピクセル回路をピクセルサイズ 50µm に実装した際のレイアウトを図 5.5 に 示す。3.1 でも述べた通り、ピクセル回路については 1 ピクセル 100µm 以内に実装す ることが要求される仕様の 1 つであったが、図 5.4 のピクセル回路の規模に対しては 十分な実装面積が得られることがわかる。要求性能を満たすレイアウト設計が可能で ある。今回のレイアウトでは回路層上部より可視光により応答特性を評価出来るよう、 中心部には光を遮るメタル配線を置かずピクセル外周部に 5 層配線最上部のメタルを 配置して遮光できるようにした。開口窓の形状は直径 19µm の円形上に設計した。ピ クセルサイズ 50µm に対して回路部の有効面積は 1366µm² となる。回路実装部の有効 面積比率を求めると 54.7 %となり、回路実装領域が十分に確保されていることを確認 した。差動増幅回路のレイアウト上、MOSFET や配線を対称に配置することが望ま れるているが、この構造を Design Rule Check(DRC) を満たしながらピクセル外周部 沿いに作成すると実装面積が増大してしまう。そこで、1 ピクセル内部に収めるので はなく上下方向の隣接する 2 ピクセル分に対して差動増幅回路を対称になるようにレ イアウト設計を行った。



図 5.5 の1 ピクセルに対して、4 ピクセル配列したレイアウトを図 5.6 に示す。垂直 ラインに対して、対象に配置されている。この構造を水平に並べ 16 ピクセル配列した レイアウトを図 5.7 に示す。これらの SOI-RT-APD アレイの画素信号電圧を垂直走査 と水平走査により読み出し(X-Y アドレス方式)、各画素の信号電圧を描画することが 可能である。図 5.8 に SOI-RT-APD ピクセル回路評価用 TEG の周辺部回路図を、図 5.9 にそのレイアウトを示す。



図 5.6: ピクセル回路レイアウト(4 ピクセル)



図 5.8: 回路評価用 TEG の周辺部回路図



図 5.7: ピクセル回路レイアウト(16 ピクセル)



図 5.9: 回路評価用 TEG の周辺部レイアウト

ここで、図 5.8 の周辺回路図においては幾つかの階層に別れ、最下位の階層の1つに は図 5.4 の単一ピクセル回路に該当する。この単一ピクセルをシンボル化して TRAN 解析用のテストベンチを図 5.10 のように作成した。ピクセル出力 COL_OUT には寄 生容量として 10fF の負荷を加えた。外部電流入力端子 VL、VBにはカレントミラー回 路を使用して 1 µA の電流値で駆動させた。信号入力端子(AINP)には 1 keV X 線が 入射して生成された信号に相当するパルス信号を入れ、出力信号電圧端子 COL_OUT より観察した。その結果を図 5.11 に示す。図 5.11 のように、駆動タイミングはリセットシグナルを入力後、第一段目には APD のカレントが入力され、第二段目に差動増幅回路の電圧応答が出力される。第三段目にはリード電圧ステップを入れることにより、第四段目のように出力電圧として読み出すことにする。この結果から、入力電荷量に対して得られる出力電圧比である電荷変換ゲインは 33.1 µV/e-となり、要求性能としていた 30µV/e-に僅かではあるが満たす仕様になった。一方で、アバランシェゲインを Gain=10 倍で駆動させた場合、約 80 mV の十分な出力電圧値が得られることを確認した(図 5.12)。





図 5.11: ピクセル回路 TRAN・SPICE シミュレーション、第一段目: APD 入力カレント、第二段目: 差動増幅回路出力電圧、第三段目: リード電圧、第四段目: ピクセル回路出力電圧



図 5.12: SOI-RT-APD 出力電圧値

5.2 SOI-RT-APD のノイズ特性

5.2.1 SOI-RT-APD の入力換算雑音電子数

次にこの電荷変換ゲインに対してピクセル回路の入力換算雑音電子数 (Equivalent Noise Charge,ENC) を求めることにする。入力換算雑音電子数はピクセル回路の各素 子で発生する熱雑音及びフリッカー雑音の全出力雑音(トータルノイズ)から算出す る。この全出力雑音は SPICE シミュレーションにおいて AC 特性から求める。テスト ベンチを図 5.13 に示す。



AC 解析結果を図 5.14 に、Noise 解析結果を図に示す。図 5.14 は各周波数帯域における電圧利得を表し、図は各周波数帯域の全出力雑音電圧密度を表す。



図 5.14: SOI-RT-APD ピクセル回路の AC 特性



図 5.15: SOI-RT-APD ピクセル回路の出力雑音電圧密度

第 5. SOI-RT-APD の回路設計

この出力雑音電圧密度は単位帯域当たりの出力雑音電圧なので、全周波数帯域に対して積分することで全出力雑音電圧を求められる。図 5.15 の全出力雑音電圧を計算すると約 3.6 mV となった。この値を電荷変換ゲインで除して、入力換算雑音電子数を求めると 109.8 電子相当になることがわかった。

5.2.2 SOI-RT-APD の出力電圧とアバランシェゲインの関係

アバランシェゲインと k-factor は逆バイアス電圧 V_{op} に対して、トレードオフの関係であるため、逆バイアスを Vbr より低い電圧の条件を検討することにする。図 5.16 にアバランシェゲインごとに算出した出力電圧値を示す。この図から、まず入射軟 X 線エネルギーが 1000 eV の場合、Vop=-1020 V(V_{br} より 61 V 低バイアス)のとき、 Gain=12.4、出力電圧=113.2 mV になる。このとき、k-factor=0.1 になり逆バイアス を V_{br} 近傍で駆動させた場合と比較して、さらに低 k-factor 値になることを確認した。



第6章

結論

6.1 本論文のまとめ

本論文ではスピントロニクス分野への応用や次世代磁気メモリのデバイス開発・動 作メカニズムの解明を飛躍的に向上させることが期待される軟 X 線深さ分解 XMCD 法への適用を目指し、SOI 技術を用いた高精細・高感度な軟 X 線用 CMOS-APD 撮像 検出器 SOI-RT-APD の設計を行った。SOI-RT-APD の要求性能・インプラント条件 の最適化 ・単一ゾーン JTE 実装・回路設計についての結果を以下にまとめる。

• SOI-RT-APD の要求性能

RT-APD(内部構造:N+ 層/Pwell 層/P-基板)の Pwell 層(増倍領域)を形成 するには通常、高温長時間の熱処理(選択拡散)が行われる。この熱処理を高抵 抗率 FZ(p)ウェハにて用いると機械的強度不足より転移スリップが発生してし まう。そこで、イオン注入の多段ドープ及び高温短時間 RTA で Pwell 層を作成 することにした。第3章では SOI-RT-APD の必要とされる要求条件の検討を行 い、APD センサーに対しては 0<Gain<60,k-factor<0.2 とし、信号処理回路に対 しては電荷電圧変換ゲイン 30 μ V/e-以上、100 μ m 画素内にレイアウト(0.2 μ m SOI-CMOS プロセス)を収めるすることが要求される。 • SOI-RT-APD のインプラント条件の最適化

第4章では1次元 TCAD シミュレーションを用いて SOI プロセスで製造可能な広範囲なイオン注入ドーズ条件で、マスク条件の最適化を行った。その結果、注入エネルギー条件:300,550,850,1200 keV,注入ドーズ条件2×10¹¹cm⁻² (Type1、Flat 型)の4段注入において最適なマスク条件を提案した。この構造においては V_br より10V 低い逆バイアス電圧において Gain=55, k-factor=0.13という極めて性能が高く要求される性能も満たすことが判明した。

• SOI-RT-APD の単一ゾーン JTE 実装

エッジ端部において、局所的な電界集中に伴い、エッジブレイクダウンや Gain の一様性を低下させる可能性がある。そこで上記結果を 2 次元構造に拡張し、単 ーゾーン JTE を実装した構造において TCAD シミュレーションを行った。そ の結果、JTE を実装した構造では、局所電界集中を抑制することが確認でき、 SOI-RT-APD においても JTE の有用性を示した。2D SOI-RT-APD について も、Gain=41、k-factor=0.07 となり要求条件を満たすマスク・パラーメータが あることを突き止めた。

• SOI-RT-APD の回路設計

第5章では APD 後段に CSA 回路を載せて SPICE シミュレーションを動作 させた。差動増幅器を用いることで、APD からの信号を増幅する十分なゲイン 33.1 μ V/e-を持つ安定な信号処理回路が実現した。これらの回路をピクセルサイ ズ 50 μ m の画素に実効有効面積 54.7 %でレイアウト可能であることが確かめら れ、SOI-RT-APD の回路設計における要求性能を満足した。

6.2 今後の課題と展望

本論文ではSOI-RT-APDの開発初期段階で想定される幾つもの課題について克服 してきたものの製造段階においては、実用化に伴う課題が生ずる。これらの今後の課 題および展望について以下に述べる。

高ブレイクダウン電圧

第4章ではエッジブレイクダウンを抑制する構造として単一ゾーン JTE を実 装した。2D SOI-RT-APD は V_{op}=-1020 V(V_{br} より 61 V 低バイアス) で駆動 させ、Gain=12.4、k-factor=0.1という良好な結果が得られた。一方で実際の試 作機を製造して 1000V 程度の逆バイアスを印加した場合、所定の動作が機能す るか検討課題の一つになる。PN 接合面のコア領域で起こるブレイクダウン電圧 (1D) より小さい逆バイアス電圧下でブレイクダウンしてしまう要因として、先 に述べたエッジブレイクダウン(2D)の他に異常ブレイクダウン現象が知られ ている。異常ブレイクダウン現象にはマイクロプラズマ現象とプッシング現象が ある。マイクロプラズマ現象は転移等による格子欠陥、不純物の偏析などの結晶 欠陥部に高電界が局所的に集中してブレイクダウンを起こす現象である。また、 暗電流の要因でもある結晶欠陥やSi/SiO2界面に生じる積層欠陥を含め、製造プ ロセスの改善が効果的な解決策である。一方でプッシング現象は移動性の高いイ オンが製造プロセスにおいて絶縁層 SiO₂ などに移動することで空乏層領域が変 形して、ブレイクダウン電圧がシフトする現象である。プッシング現象はプロセ スの清浄化によって抑えられるすることが知られている。異常ブレイクダウン以 外にも 10⁶V/cm 程度の高電界になれば、ツェナーブレイクダウンが生じる。本 研究ではツェナーブレイクダウンの効果も TCAD 上に反映されている。以上を 踏まえ、SOI デバイスがいくら高品質・高性能な製造プロセスとは言え、今後、 高バイアス(1000V 程度)より低いバイアス条件で動作させることが必要になる

-98-

と考える。マスク条件においても将来的にはプロセス開発段階及び量産段階において、製造容易化設計 (Design for Manufacturability,DFM) ツールや留まりのための設計 (Design For Yield,DFY) ツールを用いた素子構造の開発を行い、さらなる高性能化を目指す。

• SOI-RT-APD の各種条件

第6章の図 5.16 では、入射軟 X 線エネルギーが 1000 eV の場合、要求性能を 達成することが確認された。一方で軟 X 線 XMCD 法で 600-900 eV をターゲッ トとしているため、損出を考慮して 500 eV 相当の X 線入射時の SOI-RT-APD の出力電圧値の見積もりを行う。その結果を 6.1 に示す。Vop=-1050 V (Vbr よ り 31 V 低バイアス)のとき、Gain=25.0、出力電圧=113.8 mV になる。このと き、k-factor=0.11 になり、低 k-factor 値になることを確認できた。出力電圧値 も入射軟 X 線エネルギーが 1000 eV の場合と同様に、要求性能を達成している。



図 6.1: 出力電圧とアバランシェゲインの関係

しかしながら、以上の基となる諸条件については今後の実用化レベルにおいて 段階的に考慮する必要がある。ここで、第3章では理論的に用いられる SN 比及 び開発初期段階における SOI-RT-APD の必要条件の検討を行い、本研究ではそ れらの要求性能を満たす素子構造の提案を各種シミュレーション・ツールを用い て実証した。一方で SN 比の見積もりは理論式と併用して実機での結果に合った パラメータを入れ、理論式に反映されるべきである。今後、実用化段階ではこれ らのパラメータについても評価が必要になる。また、リバース型 APD の X 線照 射試験における実機と TCAD シミュレータとの比較では、アバランシェモデル を代表とする各種パラメータについて相対ゲインが一致することから妥当性(必 要条件)を確認した。本研究においては、開発初期段階の評価として、これのパ ラメータ値を使用したが、今後、TEG の評価に伴い、さらに予測精度の高いパ ラメータ郡を用いることとする。

• SOI-RT-APD 2D 構造

SOI-RT-APD 2D 構造において単一ゾーン JTE の有効性を確認した。この単 ーゾーン JTE においては、パワー半導体にみられる複数段のマルチガードリン グ構造である複数ゾーン JTE 構造より有効実効面積比率を向上させる。また簡 易な素子構造により、開発期間やプロセス工程数の削減に繋がり、製造コスト面 で有益な構造である。



図 6.2: DSOI デバイス構造

一方で、試作機の製作では、単一ゾーン JTE 構造に加え、酸化膜 (BOX) の 中間部に新たに middle Si 層を形成する Double-SOI(DSOI) 構造が有効である。 DSOI 構造は図 6.2 に示すように、トランジスタ(回路)直下に middle Si 層を配 置する。この middle Si 層に固定電位を印加することで、いわゆるバックゲート 効果によるトランジスタの誤動作を抑制する。特に APD ではセンサー部を高電 界にして駆動させるため DSOI 構造が効果的である。また DSOI 構造では回路間 でのクロストークを抑えられることが知られており SOI-RT-APD においても実 装する必要がある。今後、試作機の製作では DSOI 構造での TEG 評価を行う。

図 5.12 の結果から 2D SOI-RT-APD 構造においては PStop と Pwell 層の中間 に位置するターミネーション領域では、Pwell 層直下のコア領域と比べて検出効 率が下がることが確認された。Pwell 層を広く設計することにより、これらの問 題を抑制することが可能ではある。しかし、Pwell 層と PStop が接近するため に、耐圧とのトレードオフの関係が生じてしまう。Pstop 間距離と逆バイアス条 件をパラメータにして、Gain 及び k-factor を評価することにより最適化は可能 になるが現時点では未評価のため、今後、これらの課題を解決すべくシミュレー ションを実施する必要がある。

本研究によって提案した素子構造は、実機での製造工程の段階では改良の余地が あるものの、SOI-RT-APDの要求性能を満たす素子構造をシミュレーション上で実現 し、SOI 技術を用いた軟 X 線用 CMOS-APD 撮像検出器の研究開発として新たなる 領域の開拓に成功したと考える。

本研究に関する発表

国際学会発表

Ryutaro Hamasaki, Yasuo Arai, Akihiro Koyama, Kenji Shimazoe "Feasibility study of UV avalanche photon sensors using SOI-CMOS technology for High-Sensitivity imaging", The international Workshop on SOI Pixel Detector (SOIPIX2015), Katahira Sakura Hall, Sendai, Japan, June 3-6, 2015

Ryutaro Hamasaki, Yasuo Arai, Akihiro Koyama, Kenji Shimazoe "Feasibility study of imaging APD sensor using Silicon-On-Insulator technology", The international Conference on New Photo-detectors (PD15), Art School for Children, Moscow, Troitsk, Russia, Jul6-9th, 2016

Ryutaro Hamasaki, Akihiro Koyama, Kenji Shimazoe, Toshinobu Miyoshi, Ikuo Kurachi, Yasuo Arai "Development of Avalanche Photodiode Array based on SOI Technology", The international Workshop on Radiation Imaging Detectors(iWoRiD2017) AGH University of Science and Technology, Krakow, Poland, July.2-6th, 2017.

Ryutaro Hamasaki, Akihiro Koyama, Kenji Shimazoe, Toshinobu Miyoshi, Ikuo Kurachi, Yasuo Arai "Evaluation of Interrupted Finger SOIAPD array for soft X-ray detection", The 11th International "Hiroshima" Symposium on the Development and Application of Semiconductor Tracking Detectors (HSTD11) in conjunction with 2nd Workshop on SOI Pixel Detectors (SOIPIX2017), Okinawa Institute of Science and Technology Graduate University (OIST), Okinawa, Japan, Dec.11-15th, 2017.

Ryutaro Hamasaki, Akihiro Koyama, Kenji Shimazoe, Toshinobu Miyoshi, Ikuo Kurachi, Shunji Kishimoto and Yasuo Arai "Proposal of Silicon on Insulator Reach-through APDs for soft X-ray imaging optimized by TCAD simulation ", 5th International Workshop on New Photon Detectors (PD18), The University of Tokyo, Tokyo, Japan, Nov. 27-29th, 2018.
国内学会発表

浜崎竜太郎、仁尾大資、西村龍太郎、新井康夫、倉知郁生、三好敏喜、三井真吾、山田美帆、 小山晃広、島添健次 「SOI 技術を用いた半導体光検出器の開発」日本物理学会 第70回年次 大会、早稲田大学、2015 年 3 月 24 日

浜崎竜太郎、新井康夫、倉知郁生、三好敏喜、小山晃広、島添健次 「SOI 技術を用いたアバラ ンシェ・リニアモードの裏面照射型イメージング検出器開発のための TCAD シュミュレー ション」応用物理学会、名古屋国際会議場、2015 年 9 月 15 日

浜崎竜太郎、西村龍太郎、新井康夫、倉知郁生、三好敏喜、山田美帆、小山晃広、島添健次 「SOI 技術を用いたインパクトイオン化イメージング検出器の開発」日本物理学会 2015 年秋 季大会、関西大学、2015 年 9 月 18 日

浜崎竜太郎、小山晃広、島添健次、三好敏喜、倉知郁生、新井康夫「SOI-CMOS プロセスで 作製した Interrupted-Finger-APD 試作機の性能評価 」日本物理学会 2017 年秋季大会、宇都 宮大学、2017 年 9 月 14 日

浜崎竜太郎、新井康夫「SOI ピクセル検出器高感度化に向けた TCAD シミュレーション (SOI-Reach-Through APD 開発に向けたデバイス・シミュレータ活用事例)」第65回応用物 理学会春季学術講演会、早稲田大学、2018 年3月18日

浜崎竜太郎、小山晃広、島添健次、三好敏喜、新井康夫、倉知郁生、岸本俊二「SOI CMOS プロセスで作製した線形増幅型 Reach-Through APD 試作機の開発」日本物理学会 第73回 年次大会、東京理科大学、2018 年 3 月 23 日

謝辞

本研究を進める上で、指導教官である高エネルギー加速器研究機構 素粒子原子核研究所 坪山透先生には懇切なるご指導とご鞭撻を賜りました。御多用にも関わらず、時間を工面し て頂き研究活動の全般につきまして支えていただきました。また本学位論文の副査も引き受け て頂きました。深く御礼申し上げます。

新井康夫先生には SOI-RT-APD の開発という最先端の研究を行う機会をはじめ、国際会 議、新学術研究領域の研究会、IMB-CNM-CSIC への留学など多くの貴重な機会を頂きまし た。また SOI デバイスの APD 化について検討してきました APD 定例会では、進捗があまり ない中でも、本当に長い間、辛抱強くご指導を頂きました。本学位論文の副査も引き受けて頂 きました。心より深く感謝申し上げます。

そして、本研究を一から親身にご支援、ご激励を頂きました倉知郁生先生には感謝の気持ち でいっぱいです。SOI プロセス、デバイスをはじめ、シリコン半導体デバイスについて、開発 の意義、方法そして解決策など本当に多くの事に対して熟慮する機会を与えていただきまし た。APD モデルと実機との比較では、その想定プロセスフローにつきまして有益なご助言を 頂きました。また著者が TCAD の座標変換コマンドについてマニュアル等を調べても、その 方法が分からず困っていたときも、即座に情報を集め、解決して頂きました。SOI-RT-APD の製造上の問題点について、また、デバイスの特性を上げようとすると、多くのパラメータが トレードオフとなり、その技術的な解決策について、いつも俯瞰的な視点でご助言を賜りまし た。本学位論文の副査も引き受けて頂きました。本研究について多大なる尽力をして頂きまし たこと、深く御礼申し上げます。

岸本俊二先生には本研究の基盤であります、深さ分解 XMCD 法用の軟 X 線ピクセル検出 器について開発する機会を与えて頂きました。APD については多くの専門的なご助言を賜り ました。KEK 放射光施設でのビームタイムでは、前置有感型増幅器や後段の信号処理系、ま たビームラインの検出器システムから、解析方法に至るまで多くのご助言、ご協力を頂きまし た。本学位論文の副査も引き受けて頂きました。深く感謝申し上げます。

– 104 –

西田昌平先生には本学位論文の主査を引き受けて頂きました。お忙しいにも関わらず審査 会や発表会など、何度もご足労頂きまして深く感謝しております。審査を通じて有益なご助言 を頂きましたこと、御礼申し上げます。三好敏喜先生、池上陽一先生、外川学先生には本学位 論文の副査を引き受けて頂きましたこと、貴重なご助言を賜りましたことに深く感謝致しま す。田中真伸先生、橋本省二先生には本論文の進捗状況につきまして、ご配慮頂きましたこと 深く感謝致します。

SOI グループの小野峻氏、武田彩希氏、山田美帆氏には virtuoso の使い方から回路設計に 至るまで大変多くのサポートを頂きましたことに深く感謝致します。橋本亮氏には放射光実験 についてユーザー側からの実用的なご助言を頂きまして深く感謝致します。AGH 科学技術大 学の Roma Bugiel 氏、Szymon Bugiel 氏には同じ博士課程ということもあり、フラットに意 見交換が出来て貴重な時間を過ごさせて頂きました。ありがとうございます。高橋哲哉氏にも プローバーや各装置の使い方など、多くのご協力を頂きまして深く感謝致します。西村龍太郎 氏、M.Jauhar Kholili 氏には同じ居室ということもあり、公私ともに大変お世話になりまし た。深く感謝致します。信州大学の竹下徹先生には修士過程より、大変多くのご協力を頂きま した。お忙しいにも関わらず APD 定例会にご参加頂き、貴重なご助言を頂きまして心より感 謝致します。東京大学の島添健次先生には熱心なご助言・ご鞭撻を賜りました。小山晃広氏に は多くの議論を通じ、SOI-RT-APD の理解を深める事ができました。また、virtuoso の使い 方や本論文で用いた回路につきまして、ご相談させて頂きました。深く感謝致します。APD 定例会では他にも多くの方々からサポートを頂きまして深く感謝致します。

IMB-CNM-CSIC の放射線検出器グループにインターンシップで行った際には、LGAD の 実験手法から TCAD での応用的なシミュレーション技術について多くのことを学ばさせて頂 きました。受入機関の Giulio Pellegrini 先生には公私ともに多くのご協力を頂きました。 David Quirion 氏、Daniela Bassignana 氏を始め、多くの議論を通じ有益なご助言を頂きま した。深く感謝致します。バルセロナ自治大学の Mar Carulla 氏、Sergi Esteban Marti 氏に は公私ともに大変お世話になりました。深く感謝致します。最後になりますが、総研大での大 学院生活を送る上で、多くのご支援をしていただきました家族に深く感謝致します。こちらの 紙面では挙げられなかった方以外にも本研究を進める上で多くの方々から支えて頂き、博士課 程を過ごすことができましたこと、深く感謝致します。

付録 A

付録 A.1 デバイス構造作成用・ソースコード

(sde:clear) ;*** Variable **** ;— X axis —

;Sensorsde

(define WNplus @WNplus@); Width of Nplus (define WPWell @WPWell@); Width of Multiplication Layer PWell (define WJTE @WJTE@); Width of Junction Termination Edge N (define Dedge 3.0) (define factor 0.8) (define AMIP @XMIP@) (define Overlap @Overlap@) (define Overlap @Overlap@) (define Overlap @DPixel@) (define WPStop 2) (define WElectrodeN 0.5) (define WNGR 2.0) (define WElectrodeMSOI 0.5) (define WElectrodeMSOI 0.5) (define DElectrodeMSOI (/ DPixel 2))

;— Y axis —

;handle wafer (define tPSub @tPSub@); Substrate thickness (define tPplusB 1.0); Diffusion Length of Back sie of PPlus (define tPWell @tPWell@); Diffusion Length of Multiplication layer (define tNplus 0.5); Diffusion Length of Nplus implant (define tPStop 1.0); Diffusion Length of PStop (define tJTE (+ tPWell 0.2)); Diffusion Length of Junction Termination Edge (define tNGR 1.0)

;double soi layer (define tBOXb @tBOXb@); First (bottom) oxide layer thickness (define tMidSi 0.150); Midle silicon layer thickness (define tBOXt tBOXb); Second (top) oxide layer thickness (define tTopSi 0.088); Top silicon layer thickness

;— Dose concentration—

(define Dop_PSub 1.3e+13) (define Dop_Nplus 2.5e+19) ; Nplus Peak Concentration (2.5e+19) (define Dop_PWell @Dop_PWell@) ; PWell Multiplication Layer Peak Concentration (5e+16) (define Dop_Junction 2.5e+16) ; Nplus Concentration at the junction (3.2e+16) (define Dop_PplusB 1.2e+19) ; Pico de dopado de la difusion Pplus de Electrode P (1.2e+19) (define Dop_JTE @Dop_JTE@) (define Dop_NGR @Dop_NGR@) (define Dop_PStop @Dop_PStop@) (define Dop_PTop 1.32e+15) ;*** Define of Position **** ;—Xmin Xmax Ymin Ymax— (define Xmax 150)

(define Xmin -150) (define Ymin 0) (define Ymax (+ Ymin tPSub))

;— Pixel Center — (define XPix_Center 0)

(define XNPlusC_Min (- XPix_Center (/ WNplus 2))) $(define XNPlusC_Max (+ XPix_Center (/ WNplus 2)))$ (define YNPlusC_Peak (+ Ymin 0.2)) (define YNPlusC_Junction (+ YNPlusC_Peak tNplus)) (define XPWellC_Min (- XPix_Center (/ WPWell 2))) (define XPWellC_Min (- XPix_Center (/ WPWell 2))) (define XPWellC_Max (+ XPix_Center (/ WPWell 2))) (define YPWellC_Peak (+ Ymin 0.2)) (define YPWellC_Junction (+ YPWellC_Peak tPWell)) (define XJTE1L_Max (+ XNPlusC_Min Overlap)) (define XJTE1L_Max (+ XM fusc_Mm Overlap)) (define XJTE1L_Min (- XJTE1L_Max WJTE)) (define YJTE1L_Peak (+ Ymin 0.2)) (define YJTE1L_Junction (+ YJTE1L_Peak tJTE)) (define XJTE1R_Min (- XNPlusC_Max Overlap)) (define XJTE1R_Min (- XNTHSC_Max Overlap)) (define XJTE1R_Max (+ XJTE1R_Min WJTE)) (define YJTE1R_Peak (+ Ymin 0.2)) (define YJTE1R_Junction (+ YJTE1R_Peak tJTE)) ;- Pixel Right -(define XPix Right DPixel) (define XNPlusR_Min (- XPix_Right (/ WNplus 2))) (define XNPlusR_Max (+ XPix_Right (/ WNplus 2))) $(\text{define YNPlusR}_{\text{Peak}} (+ \text{Ymin} 0.2))$ $(define YNPlusR_Junction (+ YNPlusR_Peak tNplus))$ (define XPWellR_Min (- XPix_Right (/ WPWell 2))) (define XPWellR_Max (+ XPix_Right (/ WPWell 2))) (define YPWellR Peak (+ Ymin 0.2))(define YPWellR_Junction (+ YPWellR_Peak tPWell)) (define XJTE2L_Max (+ XNPlusR_Min Overlap)) (define XJTE2L_Min (- XJTE2L_Max WJTE)) (define YJTE2L_Peak (+ Ymin 0.2)) (define YJTE2L_Junction (+ YJTE2L_Peak tJTE)) (define XJTE2R_Min (- XNPlusR_Max Overlap)) (define XJTE2R_Max (+ XJTE2R_Min WJTE)) (define YJTE2R_Peak (+ Ymin 0.2)) (define YJTE2R_Junction (+ YJTE2R_Peak tJTE)) ;— Pixel Left — (define XPix Left (* DPixel -1)) (define XNPlusL_Min (- XPix_Left (/ WNplus 2))) (define XNPlusL_Max (+ XPix_Left (/ WNplus 2))) (define YNPlusL_Peak (+ Ymin 0.2)) (define YNPlusL Junction (+ YNPlusL Peak tNplus)) (define XPWellL_Min (- XPix_Left (/ WPWell 2))) (define XPWellL_Max (+ XPix_Left (/ WPWell 2))) (define YPWellL_Peak (+ Ymin 0.2)) (define YPWellL Junction (+ YPWellL Peak tPWell)) (define XJTE3L_Max (+ XNPlusL_Min Overlap)) (define XJTE3L_Min (- XJTE3L_Max WJTE)) (define YJTE3L_Peak (+ Ymin 0.2)) (define YJTE3L Junction (+ YJTE3L Peak tJTE)) (define XJTE3R_Min (- XNPlusL_Max Overlap)) (define XJTE3R_Max (+ XJTE3R_Min WJTE)) (define YJTE3R_Peak (+ Ymin 0.2)) (define YJTE3R Junction (+ YJTE3R Peak tJTE)) ;- PStop --(define XPStopR (/ DPixel 2)) (define XPStopL (* XPStopR -1)) (define XPStopR_Min (- XPStopR (/ WPStop 2))) (define XPStopR_Max (+ XPStopR (/ WPStop 2))) (define YPStopR_Peak (+ Ymin 0.2)) (define YPStopR_Junction (+ YPStopR_Peak tPStop))

(define XPStopL_Min (- XPStopL (/ WPStop 2))) (define XPStopL_Max (+ XPStopL (/ WPStop 2))) (define YPStopL_Peak (+ Ymin 0.2)) (define YPStopL_Junction (+ YPStopL_Peak tPStop)) ;- NGuardRing -(define XNGR CPixR (+ XJTE1R Max DNGR)) (define XNGR_CPixL (- XJTE1L_Min DNGR)) (define XNGR_CPixR_Min (- XNGR_CPixR (/ WNGR 2))) (define XNGR_CPixR_Max (+ XNGR_CPixR (/ WNGR 2))) (define XNGR_CPixL_Min (- XNGR_CPixL (/ WNGR 2))) layer(top) (define XNGR_CPixL_Max (+ XNGR_CPixL (/ WNGR 2))) (define XNGR_RPixR (+ XJTE2R_Max DNGR)) (define XNGR RPixL (- XJTE2L Min DNGR)) (define XNGR_RPixR_Min (- XNGR_RPixR (/ WNGR 2))) (define XNGR_RPixR_Max (+ XNGR_RPixR (/ WNGR 2))) (define XNGR_RPixL_Min (- XNGR_RPixL (/ WNGR 2))) $(define XNGR_RPixL_Max (+ XNGR_RPixL (/ WNGR 2)))$ "BOXb2") (define XNGR_LPixR (+ XJTE3R_Max DNGR)) (define XNGR_LPixL (- XJTE3L_Min DNGR)) "BOXb3") (define XNGR LPixR Min (- XNGR LPixR (/ WNGR 2))) $(define XNGR_LPixR_Max (+ XNGR_LPixR (/ WNGR 2)))$ (define XNGR_LPixL_Min (- XNGR_LPixL (/ WNGR 2))) (define XNGR_LPixL_Max (+ XNGR_LPixL (/ WNGR 2))) (define YNGR Peak Ymin) (define YNGR Junction (+ YNGR Peak tNGR)) "MIDSi2") ;— Electrode N and P — (define XElectrodeNC_Max (+ XPix_Center (/ WElectrodeN "MIDSi3") 2)))(define XElectrodeNC_Min (- XPix_Center (/ WElectrodeN 2))) (define XElectrodeNR_Max (+ XPix_Right (/ WElectrodeN 2))) (define XElectrodeNR_Min (- XPix_Right (/ WElectrodeN 2))) (define XElectrodeNL_Max (+ XPix_Left (/ WElectrodeN 2))) (define XElectrodeNL_Min (- XPix_Left (/ WElectrodeN 2))) (0)(define XElectrodeP Min Xmin) "BOXt2")(define XElectrodeP_Max Xmax) (define YElectrodeP_Peak 0) (define YElectrodeP_Junction tPplusB) ide" "BOXt3") (sdegeo:create-rectangle ;— Electrode of middle SOI — (define XElectrode1 Min (- (- XPix Left DElectrodeMSOI) (/ WElectrodeMSOI 2))) (define XElectrode1 Max (+ (- XPix Left DElectrodeMSOI) (/ WElectrodeMSOI 2))) (define XElectrode2_Min (- (- XPix_Center DElectrodeMSOI) (/ "TOPSi2") WElectrodeMSOI 2))) (define XElectrode2_Max (+ (- XPix_Center DElectrodeMSOI)) (/ WElectrodeMSOI 2))) "TOPSi3") (define XElectrode3_Min (- (+ XPix_Center DElectrodeMSOI) (/ WElectrodeMSOI 2))) (define XElectrode3 Max (+ (+ XPix Center DElectrodeMSOI) (/ WElectrodeMSOI 2))) (define XElectrode4 Min (- (+ XPix Right DElectrodeMSOI) (/ WElectrodeMSOI 2))) (define XElectrode4 Max (+ (+ XPix Right DElectrodeMSOI) (/ WElectrodeMSOI 2)))

**** Drawing structures (Si,SiO2,Electrode) **** ****** – WAFER DEFINITION —

(define YBOXbMin Ymin); First oxide layer(bottom) (define YBOXbMax (- Ymin tBOXb)); First oxide layer(top) (define YMidSiMin YBOXbMax); Mid Si layer(bottom) (define YMidSiMax (- YBOXbMax tMidSi)); Mid Si layer(top) (define YBOXtMin YMidSiMax); Second oxide layer(bottom) (define YBOXtMax (- YMidŚiMax tBOXt)) ; Second oxide (define YTopSiMin YBOXtMax); Top Si layer(bottom) (define YTopSiMax (- YBOXtMax tTopSi)); Top Si layer(top) (sdegeo:create-rectangle (position Xmin Ymin 0) (position Xmax Ymax 0) "Silicon" "SUB") (sdegeo:create-rectangle (position Xmin YBOXbMin 0) (position XElectrodeNL_Min YBOXbMax 0) "Oxide" "BOXb1") (sdegeo:create-rectangle (position XElectrodeNL_Max YBOXb-Min 0) (position XElectrodeNC_Min YBOXbMax 0) "Oxide" (sdegeo:create-rectangle (position XElectrodeNC Max YBOXb-Min 0) (position XElectrodeNR Min YBOXbMax 0) "Oxide" (sdegeo:create-rectangle (position XElectrodeNR Max YBOXb-Min 0) (position Xmax YBOXbMax 0) "Oxide" "BOXb4") (sdegeo:create-rectangle (position Xmin YMidSiMin 0) (position XElectrodeNL_Min YMidSiMax 0) "Silicon" "MIDSi1") (sdegeo:create-rectangle (position XElectrodeNL_Max YMid-SiMin 0) (position XElectrodeNC Min YMidSiMax 0) "Silicon" $(sdegeo:create-rectangle (position XElectrodeNC_Max YMid-$ SiMin 0) (position XElectrodeNR Min YMidSiMax 0) "Silicon"

(sdegeo:create-rectangle (position XElectrodeNR Max YMid-SiMin 0) (position Xmax YMidSiMax 0) "Silicon" "MIDSi4")

(sdegeo:create-rectangle (position Xmin YBOXtMin 0) (positionXElectrodeNL_Min YBOXtMax 0) "Oxide" "BOXt1")

(sdegeo:create-rectangle (position XElectrodeNL Max YBOXtMin (position XElectrodeNC_Min YBOXtMax 0) "Oxide"

(position (sdegeo:create-rectangle XElectrodeNC Max YBOXtMin 0) (position XElectrodeNR Min YBOXtMax 0) "Ox-

(position XElectrodeNR Max YBOXtMin 0) (position Xmax YBOXtMax 0) "Oxide" "BOXt4")

(sdegeo:create-rectangle (position Xmin YTopSiMin 0) (position XElectrodeNL_Min YTopSiMax 0) "Silicon" "TOPSi1") (sdegeo:create-rectangle (position XElectrodeNL_Max YTopSiMin 0) (position XElectrodeNC_Min YTopSiMax 0) "Silicon"

(sdegeo:create-rectangle (position XElectrodeNC_Max YTop-SiMin 0) (position XElectrodeNR_Min YTopSiMax 0) "Silicon"

(sdegeo:create-rectangle (position XElectrodeNR Max YTop-SiMin 0) (position Xmax YTopSiMax 0) "Silicon" "TOPSi4")

– DOPING REGIONS DEFINITIONS—

;*** Sub Si layer: Doping constant ****

(sdepe: doping-constant-placement $"Dop_PSub"$ "BoronActiveConcentration" Dop_PSub "SUB")

;*** Mid Si layer: Doping constant ****

(sdepe:doping-constant-placement "Dop NMid" "PhosphorusAc-

⁽sdegeo:set-default-boolean "ABA")

tiveConcentration" Dop_NMid "MID")

;*** Top Si layer: Doping constant ****

(sdepe:doping-constant-placement "Dop PTop" "BoronActiveConcentration" Dop_PTop "TOP")

;*** Sensing Avalanche Photo Diode of Implants Dopping ****

(sdedr:define-refeval-window "NPlusC" "Line" (position XN-(sdedr:define-refeval-window "NPlusC" "Line" (position XN-PlusC_Min Ymin 0) (position XNPlusC_Max Ymin 0)) (sdedr:define-gaussian-profile "NPlusC" "PhosphorusActiveCon-centration" "PeakPos" YNPlusC_Peak "PeakVal" Dop_Nplus "ValueAtDepth" Dop_Junction "Depth" YNPlusC_Junction

"Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "NPlusC" "NPlusC" "NPlusC" "NPlusC" "NPlusC" "NoSymm" "NoReplace" "Eval")

;- NPlusR -

(sdedr:define-refeval-window "NPlusR" "Line" (position XN-PlusR_Min Ymin 0) (position XNPlusR_Max Ymin 0)) (sdedr:define-gaussian-profile "NPlusR" "PhosphorusA

"PhosphorusActiveConcentration" "PeakPos" YNPlusR_Peak "PeakVal" Dop_Nplus "ValueAtDepth" Dop_Junction "Depth" YNPlusR_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "NPlusR" "NPlusR" "NoSymm" "NoReplace" "Eval") "NPlusR"

;- NPlusL -

(sdedr:define-refeval-window "NPlusL" "Line" (position XN-

PlusL_Min Ymin 0) (position XNPlusL_Max Ymin 0)) (sdedr:define-gaussian-profile "NPlusL" "PhosphorusActiveCon-centration" "PeakPos" YNPlusL_Peak "PeakVal" Dop_Nplus "ValueAtDepth" Dop_Junction "Depth" YNPlusL_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "NPlusL" "NoSymm" "NoReplace" "Eval") "NPlusL" "NPlusL"

;*** Difusion PWell of multiplicacion layer ****

;- PWellC --

(sdedr:define-refeval-window "PWellC" "Line" (position XP-

WellC_Min Ymin 0) (position XPWellC_Max Ymin 0)) (sdedr:define-gaussian-profile "PWellC" "BoronActiveConcentra-tion" "PeakPos" YPWellC_Peak "PeakVal" Dop_PWell "Val-ueAtDepth" Dop_PSub "Depth" YPWellC_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement ' "PWellC" "NoSymm" "NoReplace" "Eval") "PWellC" "PWellC"

;- PWellR -

(sdedr:define-refeval-window "PWellR" "Line" (position XP-WellR_Min Ymin 0) (position XPWellR_Max Ymin 0))

(sdedr:define-gaussian-profile "PWellR" "BoronActiveConcentra-tion" "PeakPos" YPWellR Peak "PeakVal" Dop_PWell "Val-ueAtDepth" Dop_PSub "Depth" YPWellR_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "PWellR" "PWellR" "PWellR" "NoSymm" "NoReplace" "Eval")

(sdedr:define-refeval-window "PWellL" "Line" (position XP-

WellL_Min Ymin 0) (position XPWellL_Max Ymin 0)) (sdedr:define-gaussian-profile "PWellL" "BoronActiveConcentra-tion" "PeakPos" YPWellL_Peak "PeakVal" Dop_PWell "Val-ueAtDepth" Dop_PSub "Depth" YPWellL_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "PWellL" "PWellL" "PWellL" "NoSymm" "NoReplace" "Eval")

;*** Difusion of JTE (Ntype) ****

;- JTEC -

(sdedr:define-refeval-window "JTE1L" "Line" (position XJTE1L Min Ymin 0) (position XJTE1L Max Ymin 0)) (sdedr:define-gaussian-profile "JTE1L" "PhosphorusActiveConcentration" "PeakPos" YJTE1L_Peak "PeakVal" Dop_JTE "ValueAtDepth" Dop_PSub "Depth" YJTE1L_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "JTE1L" "NoSymm" "NoReplace" "Eval") "JTE1L" "JTE1L"

"JTE1R" (sdedr:define-refeval-window "Line" (position XJTE1R Min Ymin 0) (position XJTE1R Max Ymin 0))

(sdedr:define-gaussian-profile "JTE1R" "PhosphorusActiveCon-centration" "PeakPos" YJTE1R Peak "PeakVal" Dop_JTE "ValueAtDepth" Dop_PSub "Depth" YJTE1R_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "JTE1R" "JTE1R" JTE1R" "NoSymm" "NoReplace" "Eval")

;- JTER -

"JTE2L" "Line" (position (sdedr:define-refeval-window XJTE2L Min Ymin 0) (position XJTE2L Max Ymin 0))

(sdedr:define-gaussian-profile "JTE2L" "PhosphorusActiveConcentration" "PeakPos" YJTE2L Peak "PeakVal" Dop JTE "ValueAtDepth" Dop_PSub "Depth" YJTE2L_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "JTE2L" "JTE2L" "JTE2L" "NoSymm" "NoReplace" "Eval")

(sdedr:define-refeval-window "JTE2R" "Line" (position XJTE2R_Min Ymin 0) (position XJTE2R_Max Ymin 0)) (sdedr:define-gaussian-profile "JTE2R" "PhosphorusActiveConcentration" "PeakPos" YJTE2R_Peak "PeakVal" Dop_JTE "Val-ueAtDepth" Dop_PSub "Depth" YJTE2R_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "JTE2R" "NoSymm" "NoReplace" "Eval") "JTE2R" "JTE2R"

; JTEL —

(sdedr:define-refeval-window "JTE3L" "Line" (position XJTE3L_Min Ymin 0) (position XJTE3L_Max Ymin 0))

(sddr:define-gaussian-profile "JTE3L" "PhosphorusActiveConcen-tration" "PeakPos" YJTE3L_Peak "PeakVal" Dop_JTE "Val-ueAtDepth" Dop_PSub "Depth" YJTE3L_Junction "Gauss" "Factor" factor)

(sdedr: define-analytical-profile-placement"JTE3L" "JTE3L" "JTE3L" "NoSymm" "NoReplace" "Eval")

"JTE3R" (sdedr:define-refeval-window "Line" (position XJTE3R Min Ymin 0) (position XJTE3R Max Ymin 0)) (sdedr:define-gaussian-profile "JTE3R" "PhosphorusActiveCon-centration" "PeakPos" YJTE3R_Peak "PeakVal" Dop_JTE "Val-ueAtDepth" Dop_PSub "Depth" YJTE3R_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "JTE3R" "JTE3R" "JTE3R" "NoSymm" "NoReplace" "Eval")

;*** Difusion of NGR (Ntype) ****

;- GRC -

(sdedr:define-refeval-window "NGR CpixR" "Line" (position XNGR_CPixR_Min Ymin 0) (position XNGR_CPixR_Max Ymin 0)) (sdedr:define-gaussian-profile "NG Concentration" "PeakPos" Ymin 0))"NGR CpixR" "Phospho-

rusActiveConcentration" "PeakPos" Val" Dop NGR "ValueAtDepth" YNGR Peak "Peak-"Depth" Dop_PSub YNGR Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "NGR_CpixR" "NGR_CpixR" "NGR_CpixR" "NoReplace" "Eval")

(sdedr:define-refeval-window "NGR_CpixL" "Line" (position XNGR CPixL Min Ymin 0) (position XNGR CPixL Max $Ymin (\overline{0})$

^{;-} PWellL --

(sdedr:define-gaussian-profile "NGR_CpixL" "Phosphorus-ActiveConcentration" "PeakPos" YNGR_Peak "Peak-Val" Dop_NGR "ValueAtDepth" Dop_PSub "Depth" YNGR_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "NGR_CpixL" "NGR_CpixL" "NGR_CpixL" "NoReplace" "Eval")

;- GRR -

(sdedr:define-refeval-window "NGR_RpixR" "Line" (position XNGR_RPixR_Min Ymin 0) (position XNGR_RPixR_Max Ymin 0))

(sdedr:define-gaussian-profile "NGR_RpixR" "PhosphorusActiveConcentration" "PeakPos" YNGR_Peak "Peak-Val" Dop_NGR "ValueAtDepth" Dop_PSub "Depth" YNGR_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "NGR_RpixR" "NGR_RpixR" "NGR_RpixR" "NoReplace" "Eval")

(sdedr:define-refeval-window "NGR_RpixL" "Line" (position XNGR_RPixL_Min Ymin 0) (position XNGR_RPixL_Max Ymin 0))

(sdedr:define-gaussian-profile "NGR_RpixL" "PhosphorusActiveConcentration" "PeakPos" YNGR_Peak "Peak-Val" Dop_NGR "ValueAtDepth" Dop_PSub "Depth" YNGR_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "NGR_RpixL" "NGR_RpixL" "NGR_RpixL" "NoReplace" "Eval")

;- GRL -

(sdedr:define-refeval-window "NGR_LpixR" "Line" (position XNGR_LPixR_Min Ymin 0) (position XNGR_LPixR_Max Ymin 0))

Ymin 0)) (sdedr:define-gaussian-profile "NGR_LpixR" "PhosphorusActiveConcentration" "PeakPos" YNGR_Peak "Peak-Val" Dop_NGR "ValueAtDepth" Dop_PSub "Depth" YNGR_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "NGR_LpixR" "NGR_LpixR" "NGR_LpixR" "NoReplace" "Eval")

(sdedr:define-refeval-window "NGR_LpixL" "Line" (position XNGR_LPixL_Min Ymin 0) (position XNGR_LPixL_Max Ymin 0))

 $"NGR_LpixL"$ (sdedr:define-gaussian-profile "Phosphorus-"PeakPos" YNGR Peak ActiveConcentration" "Peak-"ValueAtDepth" "Depth" Val" Dop_NGR Dop_PSub YNGR Junction "Gauss" "Factor" factor) (sdedr: define-analytical-profile-placement $"NGR_LpixL"$ "NGR_LpixL" "NGR_LpixL" "NoSymm" "NoReplace" "Eval")

;*** Difusion of PStop (Ptype) ****

; - PStopR -

(sdedr:define-refeval-window "PStopR" "Line" (position XP-StopR_Min Ymin 0) (position XPStopR_Max Ymin 0)) (sdedr:define-gaussian-profile "PStopR" "BoronActiveConcentra-

(sdedr:define-gaussian-profile "PStopR" "BoronActiveConcentration" "PeakPos" YPStopR Peak "PeakVal" Dop_PStop "ValueAtDepth" Dop_PSub "Depth" YPStopR_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "PStopR" "PStopR" "PStopR" "NoReplace" "Eval")

;- PStopL -

(sdedr:define-refeval-window "PStopL" "Line" (position XP-StopL_Min Ymin 0) (position XPStopL_Max Ymin 0))

(sdedr:define-gaussian-profile "PStopL" "BoronActiveConcentration" "PeakPos" YPStopL Peak "PeakVal" Dop_PStop "ValueAtDepth" Dop_PSub "Depth" YPStopL_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "PStopL" "PStopL" "PStopL" "NoSymm" "NoReplace" "Eval")

;*** Diffusion Electrode of PBack ****

(sdedr:define-refeval-window "PPlus" "Line" (position XElectrodeP_Min Ymax 0) (position XElectrodeP_Max Ymax 0)) (sdedr:define-gaussian-profile "PPlus" "BoronActiveConcentration" "PeakPos" YElectrodeP_Peak "PeakVal" Dop_PplusB "Val-

tion" "PeakPos" YElectrodeP_Peak "PeakVal" Dop_PplusB "ValueAtDepth" Dop_PSub "Depth" YElectrodeP_Junction "Gauss" "Factor" factor)

(sdedr:define-analytical-profile-placement "PPlus" "PPlus" "PPlus" "NoReplace" "Eval")

(sdegeo:create-rectangle (position XElectrodeNC_Min Ymin 0) (position XElectrodeNC_Max YTopSiMax 0) "Metal" "WC") (sdegeo:create-rectangle (position XElectrodeNR_Min Ymin 0) (position XElectrodeNR_Max YTopSiMax 0) "Metal" "WR") (sdegeo:create-rectangle (position XElectrodeNL_Min Ymin 0) (position XElectrodeNL_Max YTopSiMax 0) "Metal" "WL")

(sdegeo:create-rectangle (position XElectrode1_Min YMidSiMin 0) (position XElectrode1_Max YTopSiMax 0) "Metal" "W1") (sdegeo:create-rectangle (position XElectrode2_Min YMidSiMin 0) (position XElectrode2_Max YTopSiMax 0) "Metal" "W2") (sdegeo:create-rectangle (position XElectrode3_Min YMidSiMin 0) (position XElectrode3_Max YTopSiMax 0) "Metal" "W3") (sdegeo:create-rectangle (position XElectrode4_Min YMidSiMin 0) (position XElectrode4_Max YTopSiMax 0) "Metal" "W4")

;— Electrode 1,2,3,4 —

(sdegeo:insert-vertex (position XElectrode1_Min YTopSiMax 0)) (sdegeo:insert-vertex (position XElectrode1_Max YTopSiMax 0))

(define X1 (+ XElectrode1_Min (/ WElectrodeMSOI 2)))

(sdegeo:set-current-contact-set "Electrode1") (define C1 (find-edge-id (position X1 YTopSiMax 0))) (sdegeo:set-contact-edges C1)

(sdegeo:insert-vertex (position XElectrode2_Min YTopSiMax 0)) (sdegeo:insert-vertex (position XElectrode2_Max YTopSiMax 0))

(define X2 (+ XElectrode2_Min (/ WElectrodeMSOI 2)))

(sdegeo:set-current-contact-set "Electrode2") (define C2 (find-edge-id (position X2 YTopSiMax 0))) (sdegeo:set-contact-edges C2)

(sdegeo:insert-vertex (position XElectrode3_Min YTopSiMax 0)) (sdegeo:insert-vertex (position XElectrode3_Max YTopSiMax 0))

(define X3 (+ XElectrode3_Min (/ WElectrodeMSOI 2)))

(sdegeo:set-current-contact-set "Electrode3") (define C3 (find-edge-id (position X3 YTopSiMax 0))) (sdegeo:set-contact-edges C3)

(sdegeo:insert-vertex (position XElectrode4_Min YTopSiMax 0)) (sdegeo:insert-vertex (position XElectrode4_Max YTopSiMax 0))

(define X4 (+ XElectrode4_Min (/ WElectrodeMSOI 2)))

(sdegeo:set-current-contact-set "Electrode4") (define C4 (find-edge-id (position X4 YTopSiMax 0))) (sdegeo:set-contact-edges C4)

;— Electrode NC,NR,NL —

(sdegeo:insert-vertex (position XElectrodeNC_Min YTopSiMax 0))

(sdegeo:insert-vertex (position XElectrodeNC_Max YTopSiMax 0))

(define XnC (+ XElectrodeNC_Min (/ WElectrodeN 2)))

(sdegeo:set-current-contact-set "ElectrodeNC") (define CNC (find-edge-id (position XnC YTopSiMax 0))) (sdegeo:set-contact-edges CNC)

 $(sdegeo: insert-vertex \ (position \ XElectrodeNR_Min \ YTopSiMax$ (0))

(sdegeo:insert-vertex (position XElectrodeNR Max YTopSiMax (0))

(define XnR (+ XElectrodeNR_Min (/ WElectrodeN 2)))

(sdegeo:set-current-contact-set "ElectrodeNR") (define CNR (find-edge-id (position XnR YTopSiMax 0))) (sdegeo:set-contact-edges CNR)

(sdegeo:insert-vertex (position XElectrodeNL Min YTopSiMax 0))

(sdegeo:insert-vertex (position XElectrodeNL Max YTopSiMax 0))

(define XnL (+ XElectrodeNL Min (/ WElectrodeN 2)))

(sdegeo:set-current-contact-set "ElectrodeNL") (define CNL (find-edge-id (position XnL YTopSiMax 0))) (sdegeo:set-contact-edges CNL)

;— Electrode P —

(sdegeo:insert-vertex (position XElectrodeP_Min Ymax 0)) (sdegeo:insert-vertex (position XElectrodeP_Max Ymax 0))

(define XP XPix Center)

(sdegeo:set-current-contact-set "ElectrodeP") (define CP (find-edge-id (position XP Ymax 0))) (sdegeo:set-contact-edges CP)

.******** *** MESHING STRATEGY ****

(define DXmesh (* 2 factor)) (define DXmesh (* 2 factor)) (define DXmeshO (* 0 factor)) (define DXmesh1 (* 1 factor)) (define DXmesh3 (* 3 factor)) (define DXmesh4 (* 4 factor)) (define DXmesh5 (* 5 factor)) (define DXmesh15 (* 15 factor))

;Refinament ALL(Xmax Ymax Xmin Ymin)

(sdedr:define-refeval-window "RFW1" "Rectangle" (position Xmin Ymin 0) (position Xmax Ymax 0)) (sdedr:define-refinement-size "RFS1" (/ Xmax 30) (/ Ymax 30) (/ Xmax 400) (/ Ymax 400)) (sdedr:define-refinement-placement "RFP1" "RFS1" "RFW1")

;Refinament SOI layer

(sdedr:define-refeval-window "RFW2" "Rectangle" (position Xmin YTopSiMax 0) (position Xmax Ymin 0)) (sdedr:define-refinement-size "RFS2" (/ Xmax 20) (/ tBOXb 5) (/ Xmax 200) (/ tBOXb 20))

(sdedr:define-refinement-placement "RFP2" "RFS2" "RFW2")

;Refinament NplusC

(sdedr:define-refeval-window "RFW_NPlusC" "Rectangle" (position (- XNPlusC Min DXmesh1) Ymin 0) (position (+ XN-Max DXmesh1) (+ tNplus DXmesh1) (0)PlusC

(sdedr:define-refinement-size "RFS_NPlusC" (/ WNplus 3) (/ tNplus 2) (/ WNplus 40) (/ tNplus 30)) (sdedr:define-refinement-function "RFS_NPlusC" "DopingCon-

centration" "MaxTransDiff" 0.4)

(sdedr:define-refinement-placement "RFP_NPlusC" "RFS_NPlusC" RFW NPlusC")

;Refinament NplusR

 $(sdedr:define-refeval-window "RFW_NPlusR" "Rectangle" (po$ sition (- XNPlusR Min DXmesh1) Ymin 0) (position (+ XN-PlusR_Max DXmesh1) (+ tNplus DXmesh1) ()) (sdedr:define-refinement-size "RFS_NPlusR" (/ WNplus 3) (/

 $\overline{\text{tNplus 2}}$ (/ WNplus 40) (/ $\overline{\text{tNplus 30}}$) (sdedr:define-refinement-function "RFS NPlusR" "DopingConcentration" "MaxTransDiff" 0.4)

(sdedr:define-refinement-placement "RFP_NPlusR" "RFS_NPlusR" "RFW NPlusR")

;Refinament NplusL

 $(sdedr:define-refeval-window "RFW_NPlusL" "Rectangle" (po$ sition (- XNPlusL_Min DXmesh1) Ymin 0) (position (+ XN-Max DXmesh1) (+ tNplus DXmesh1) (0)PlusL (sdedr:define-refinement-size "RFS NPlusL" (/ WNplus 3) (/ (sdedr:define-refinement-function "RFS_NPlusL" "DopingConcentration" "MaxTransDiff" 0.4) (sdedr:define-refinement-placement "RFP NPlusL" "RFS NPlusL" "RFW_NPlusL") ;Refinamient PWellC

(sdedr:define-refeval-window "RFW PWellC" "Rectangle" (position XPWellC_Min Ymin 0) (position XPWellC_Max tPWell 0)) (sdedr:define-refinement-size "RFS_PWellC" (/ WPWell 20) (/ tPWell 8) (/ WPWell 100) (/ tPWell 20)) (sdedr:define-refinement-function "RFS_PWellC" "DopingConcentration" "MaxTransDiff" 0.4) (sdedr:define-refinement-placement "RFP_PWellC" "RFS_PWellC" "RFW_PWellC")

;Refinamient PWellR

(sdedr:define-refeval-window "RFW PWellR" "Rectangle" (position XPWellR_Min Ymin 0) (position XPWellR_Max tPWell 0)) (sdedr:define-refinement-size "RFS_PWellR" (/ WPWell 20) (/ tPWell 8) (/ WPWell 100) (/ tPWell 20)) (sdedr:define-refinement-function "RFS_PWellR" "DopingConcentration" "MaxTransDiff" 0.4) (sdedr:define-refinement-placement "RFP_PWellR" "RFS_PWellR" "RFW PWellR")

;Refinamient PWellL

(sdedr:define-refeval-window "RFW PWellL" "Rectangle" (position XPWellL_Min Ymin 0) (position XPWellL_Max tPWell 0)) (sdedr:define-refinement-size "RFS_PWellL" (/ WPWell 20) (/ tPWell 8) (/ WPWell 100) (/ tPWell 20)) (sdedr:define-refinement-function "RFS_PWellL" "DopingConcentration" "MaxTransDiff" 0.4) (sdedr:define-refinement-placement "RFP_PWellL" "RFS PWellL" "RFW PWellL")

;Refinament JTE1(C)

 $(sdedr:define-refeval-window "RFW_JTE1L" "Rectangle" (po$ sition (- XJTE1L_Min DXmesh5) Ymin 0) (position (+XJTE1L Max DXmesh5) (+ tJTE DXmesh5) 0)) (sdedr:define-refinement-size "RFS_JTE1L" (/ WJTE 10) (/ tJTE 2) (/ WJTE 100) (/ tJTE 50))

(sdedr:define-refinement-function "RFS_JTE1L" "DopingConcentration" "MaxTransDiff" 0.4)

(sdedr:define-refinement-placement "RFP JTE1L" "RFS JTE1L" "RFW_JTE1L")

(sdedr:define-refeval-window "RFW_JTE1R" "Rectangle" (position (- XJTE1R Min DXmesh $\overline{5}$) Ymin 0) (position (+

XJTE1R Max DXmesh5) (+ tJTE DXmesh5) 0)) (sdedr:define-refinement-size "RFS_JTE1R" (/ WJTE 10) (/ tJTE 12) (/ WJTE 100) (/ tJTE 50))

(sdedr:define-refinement-function "RFS_JTE1R" "DopingConcentration" "MaxTransDiff" 0.4)

(sdedr:define-refinement-placement "RFP_JTE1R" "RFS_JTE1R" "RFW JTE1R")

;Refinament JTE2(R)

(sdedr:define-refeval-window "RFW JTE2L" "Rectangle" (position (- XJTE2L Min $DXmesh\overline{5}$) Ymin 0) (position (+XJTE2L_Max DXmesh5) (+ tJTE DXmesh5) 0)) (sdedr:define-refinement-size "RFS_JTE2L" (/ WJTE 10) (/ tJTE

2) (/ WJTE 100) (/ tJTE 50))

(sdedr:define-refinement-function "RFS JTE2L" "DopingConcentration" "MaxTransDiff" 0.4)

 $(sdedr:define-refinement-placement "RFP_JTE2L" "RFS_JTE2L"$ "RFW JTE2L")

(sdedr:define-refeval-window "RFW JTE2R" "Rectangle" (position (- XJTE2R_Min DXmesh5) Ymin 0) (position (+XJTE2R Max DXmesh5) (+ tJTE DXmesh5) 0)) (sdedr:define-refinement-size "RFS_JTE2R" (/ WJTE 10) (/ tJTE

12) (/ WJTE 100) (/ tJTE 50))

(sdedr:define-refinement-function "RFS JTE2R" "DopingConcentration" "MaxTransDiff" 0.4)

(sdedr:define-refinement-placement "RFP JTE2R" "RFS JTE2R" "RFW_JTE2R")

;Refinament JTE3(L)

(sdedr:define-refeval-window "RFW JTE3L" "Rectangle" (position (- $XJTE3L_Min DXmesh\overline{5}$) Ymin 0) (position (+XJTE3L_Max DXmesh5) (+ tJTE DXmesh5) 0)) (sdedr:define-refinement-size "RFS_JTE3L" (/ WJTE 10) (/ tJTE

2) (/ WJTE 100) (/ tJTE 50))

(sdedr:define-refinement-function "RFS_JTE3L" "DopingConcentration" "MaxTransDiff" 0.4)

(sdedr:define-refinement-placement "RFP JTE3L" "RFS JTE3L" "RFW JTE3L")

(sdedr:define-refeval-window "RFW JTE3R" "Rectangle" (position (- XJTE3R Min DXmesh $\overline{5}$) Ymin 0) (position (+ XJTE3R_Max DXmesh5) (+ tJTE DXmesh5) 0))

(sdedr:define-refinement-size "RFS_JTE3R" (/ WJTE 10) (/ tJTE 12) (/ WJTE 100) (/ tJTE 50))

(sdedr:define-refinement-function "RFS_JTE3R" "DopingConcentration" "MaxTransDiff" 0.4)

(sdedr:define-refinement-placement "RFP_JTE3R" "RFS_JTE3R" "RFW JTE3R")

;Refinamient PStop

(sdedr:define-refeval-window "RFW_PStopR" "Rectangle" (position XPStopR Min Ymin 0) (position XPStopR Max tPStop 0)) (sdedr:define-refinement-size "RFS PStopR" (/ WPStop 5) (/ tP-

Stop 2) (/ WPStop 100) (/ tPStop 20)) (sdedr:define-refinement-function "RFS_PStopR" "DopingConcentration" "MaxTransDiff" 0.4)

(sdedr:define-refinement-placement "RFP PStopR" "RFS PStopR" "RFW PStopR")

(sdedr:define-refeval-window "RFW PStopL" "Rectangle" (position XPStopL_Min Ymin 0) (position XPStopL_Max tPStop 0)) (sdedr:define-refinement-size "RFS PStopL" (/ WPStop 5) (/ tP-Stop 2) (/ WPStop 100) (/ tPStop 20)) (sdedr:define-refinement-function "RFS_PStopL" "DopingCon-

centration" "MaxTransDiff" 0.4)

(sdedr:define-refinement-placement "RFP_PStopL" "RFS_PStopL" "RFW_PStopL")

;Refinament NGR(C)

(sdedr:define-refeval-window "RFW_NGR_CPixL" "Rectangle" (position (- XNGR CPixL Min DXmesh5) Ymin 0) (position (+ $\tilde{X}NGR$ $\tilde{C}PixL$ Max DXmesh5) (+ tNGR DXmesh5) (0)

(sdedr:define-refinement-size "RFS_NGR_CPixL" (/ WNGR 10) (/ tNGR 2) (/ WNGR 50) (/ tNGR 20))

(sdedr:define-refinement-function "RFS NGR CPixL" "Doping-Concentration" "MaxTransDiff" 0.4) (sdedr:define-refinement-placement

"RFP NGR CPixL" "RFS NGR CPixL" "RFW NGR CPixL")

(sdedr:define-refeval-window "RFW NGR CPixR" "Rectangle" (position (- XNGR CPixR Min DXmesh5) Ymin 0) (position (+ XNGR_CPixR_Max DXmesh5) (+ tNGR DXmesh5) 0)) (sdedr:define-refinement-size "RFS_NGR_CPixR" (/ WNGR 10)

(/ tNGR 2) (/ WNGR 50) (/ tNGR 20))(sdedr:define-refinement-function "RFS_NGR_CPixR" "Doping-

Concentration" "MaxTransDiff" 0.4) (sdedr:define-refinement-placement "RI "RFS_NGR_CPixR" "RFW_NGR_CPixR") "RFP_NGR_CPixR"

;Refinament NGR(R)

(sdedr:define-refeval-window "RFW_NGR_RPixL" "Rectangle" (position (- XNGR_RPixL_Min DXmesh5) Ymin 0) (position (+ $XNGR_RPixL_Max DXmesh5) (+ tNGR DXmesh5) (0)$

(sdedr:define-refinement-size "RFS_NGR_RPixL" (/ WNGR 10) (/ tNGR 2) (/ WNGR 50) (/ tNGR 20))

(sdedr:define-refinement-function "RFS_NGR_RPixL" "Doping-Concentration" "MaxTransDiff" 0.4)

(sdedr:define-refinement-placement "RFP NGR RPixL" RFS NGR RPixL" "RFW NGR RPixL")

(sdedr:define-refeval-window "RFW_NGR_RPixR" "Rectangle" (position (- XNGR_RPixR_Min DXmesh5) Ymin 0) (position (+ $XNGR_RPixR_Max DXmesh5) (+ tNGR DXmesh5) (0)$

(sdedr:define-refinement-size "RFS_NGR_RPixR" (/ WNGR 10) (/ tNGR 2) (/ WNGR 50) (/ tNGR 20))

(sdedr:define-refinement-function "RFS_NGR_RPixR" "Doping-Concentration" "MaxTransDiff" 0.4)

(sdedr:define-refinement-placement "RFP NGR RPixR" "RFS_NGR_RPixR" "RFW_NGR_RPixR")

;Refinament NGR(L)

(sdedr:define-refeval-window "RFW NGR LPixL" "Rectangle" (position (- XNGR_LPixL_Min DXmesh5) Ymin 0) (position (+ XNGR_LPixL_Max DXmesh5) (+ tNGR DXmesh5) 0))

(sdedr:define-refinement-size "RFS_NGR_LPixL" (/ WNGR 10) (/ tNGR 2) (/ WNGR 50) (/ tNGR 20))

(sdedr:define-refinement-function "RFS NGR_LPixL" "Doping-Concentration" "MaxTransDiff" 0.4)

(sdedr:define-refinement-placement"RFP_NGR_LPixL" "RFS NGR LPixL" "RFW_NGR_LPixL")

(sdedr:define-refeval-window "RFW NGR_LPixR" "Rectangle" (position (- XNGR_LPixR_Min DXmesh5) Ymin 0) (position (+ XNGR_LPixR_Max DXmesh5) (+ tNGR DXmesh5) 0)) (sdedr:define-refinement-size "RFS_NGR_LPixR" (/ WNGR 10)

/ tNGR 2) (/ WNGR 50) (/ tNG \overline{R} 20))

(sdedr:define-refinement-function "RFS_NGR_LPixR" "Doping-Concentration" "MaxTransDiff" 0.4)

(sdedr:define-refinement-placement "RFP NGR LPixR" "RFS NGR LPixR" "RFW NGR LPixR")

;Refinament Pplus Anode

(sdedr:define-refeval-window "RFW ElectrodeP" "Rectangle" (position XElectrodeP_Min Ymax 0) (position XElectrodeP_Max (- (- Ymax tPplusB) DXmesh1) 0))

(sdedr:define-refinement-size "RFS_ElectrodeP" (/ Xmax 5) (/ tPplusB 1) (/ Xmax 10) (/ tPplusB 10))

(sdedr:define-refinement-function "RFS_ElectrodeP" "Doping-Concentration" "MaxTransDiff" 0.4)

(sdedr:define-refinement-placement "RFS_ElectrodeP" "RFW_ElectrodeP") $"RFP_ElectrodeP"$

; Si/SiO2 interface

;(sdedr:define-refeval-window "RFW Ch2" "Rectangle" (position (+ XO1 Min DXmesh5) (+ Ymin 0.1) 0) (position (- XO1 MaxDXmesh5) Ymin 0))

;(sdedr:define-multibox-size "RFS_Ch2" 100 0.1 10 0.01 1.5 2)

(sdedr:define-multibox-placement "RFP Ch2" "RFS Ch2" "RFW Ch2")

; (sdedr:define-refeval-window "RFW_Ch1" "Rectangle" (position (+ XO1_Min DXmesh5) Ymin 0) (position (- XO1_Max DXmesh5) (- Ymin 0.1) 0)) ;(sdedr:define-multibox-size "RFS_Ch1" 100 0.1 10 0.01 1.5 -2) $"RFP_Ch1"$;(sdedr:define-multibox-placement "RFS Ch1" "RFW Ch1")

;(sdedr:define-refeval-window "RFW Ch3" "Rectangle" (position (+ XO2 Min DXmesh5) $(+ \text{ Ymin } \overline{0.1})$ 0) (position (- XO2 Max $DXmesh\overline{5}$ Ymin 0)) ;(sdedr:define-multibox-size "RFS_Ch3" 100 0.1 10 0.01 1.5 2) "RFS Ćh3" "RFP Ch3" ;(sdedr:define-multibox-placement "RFW Ch3")

; (sdedr:define-refeval-window "RFW_Ch4" "Rectangle" (position (+ XO2 Min DXmesh5) Ymin 0) (position (- XO2 Max DXmesh5) (- \overline{Y} min 0.1) 0)) ;(sdedr:define-multibox-size "RFS Ch4" 100 0.1 10 0.01 1.5 -2) ;(sdedr:define-multibox-placement $"RFP_Ch4"$ "RFS Ch4" "RFW_Ch4")

; MIP at XMIP

(sdedr:define-refeval-window "RFW MIP0" "Rectangle" (position (- XMIP DXmesh5) Ymin 0) (position XMIP Ymax $\overline{0}$)) (sdedr:define-multibox-size "RFS_MIP0" 0.5 0.5 0.005 1 -1 0.5) (sdedr:define-multibox-placement "RFP MIP0" "RFS MIP0" "RFW MIP0")

(sdedr:define-refeval-window "RFW_MIP1" "Rectangle" (position XMIP Ymin 0) (position (+ XMIP DXmesh5) Ymax 0)) (sdedr:define-multibox-size "RFS_MIP1" 0.5 0.5 0.005 1 1 0.5) (sdedr:define-multibox-placement "RFP_MIP1" "RFS_MIP1" "RFW MIP1")

;(sdedr:define-refeval-window "RFW MIP0" "Rectangle" (position (- XMIP DXmesh5) Ymin 0) (position XMIP Ymax 0)) ;(sdedr:define-multibox-size "RFS_MIP0" 1 10 0.005 10 -2 1) ;(sdedr:define-multibox-placement "RFP_MIP0" "RFS_MIP0" "RFW MIP0")

;(sdedr:define-refeval-window "RFW MIP1" "Rectangle" (position XMIP Ymin 0) (position (+ XMIP DXmesh5) Ymax 0)) ;(sdedr:define-multibox-size "RFS_MIP1" 1 10 0.005 10 2 1) ;(sdedr:define-multibox-placement "RFP_MIP1" "RFS_MIP1" "RFW_MIP1")

; Saving BND file

(sdeio:save-tdr-bnd (get-body-list) "@tdrboundary/o@")

;Saving CMD file

(sdedr:write-cmd-file "@commands/o@")

;Build Mesh (sde:build-mesh "snmesh" " " "n@node@ msh")

付録 A.2 AC 解析用・ソースコード

File grid = "@tdr@"Output = "@log@"plot = "@tdrdat@" current = "@plot@"

Electrode

name = "ElectrodeNC" voltage = 0.0 name = "ElectrodeNR" voltage = 0.0 name = "ElectrodeNL" voltage = 0.0 name = "ElectrodeRL" voltage = 0. name = "ElectrodeP" voltage = 0.0 name = "Electrode1" voltage = 0.0 name = "Electrode2" voltage = 0.0 name = "Electrode3" voltage = 0.0 name = "Electrode4" voltage = 0.0

Physics Mobility(DopingDep HighFieldSaturation Enormal CarrierCarrierScattering

Recombination(SRH(DopingDep) Auger Avalanche eAvalanche hAvalanche Band2Band

EffectiveIntrinsicDensity(OldSlotboom)

Plot Current/Vector eCurrent/Vector hCurrent eDensity hDensity eAvalanchesdevice hAvalanche ElectricField/Vector Potential DopingConcentration SpaceCharge srhRecombination AugerRecombination AvalancheGeneration TotalRecombination Band2BandGeneration AcceptorConcentration DonorConcentration eMobility hMobility

Math Method=Pardiso $\begin{array}{l} Number_of_threads = 8\\ Stacksize = 200000000 \end{array}$

Extrapolate Derivatives AvalDerivatives RelErrControl Iterations=100 Notdamped=100 **CNormPrint** BreakCriteria

10

Current (Conta	act = "Electrod	deNC" maxval = 1e-	6)
Current (Conta	act = "Electrod	leNR" maxval = $1e-$	·6)
Current (Conta	act = "Electrod	leNL" maxval = $1e-1$	6)
Current (Conta	act = "Electrod	eP'' maxval = 1e-6)
Current (Conta	act = "Electrod	1e1" maxval = $1e-6)$	
Current (Conta	act = "Electrod	1e2" maxval = $1e-6)$	
Current (Conta	act = "Electrod	1e3" maxval = $1e-6)$	
Current (Conta	act = "Electrod	1e4" maxval = $1e-6$	

NoAutomaticCircuitContact

Solve

Coupled Poisson Coupled Hole Poisson Coupled Electron Hole Poisson

QuasiStationary (InitialStep = 1e-6MaxStep = 0.01

MinStep = 1e-10 Goal Name= "ElectrodeP" Voltage = -100 Plot Range=(0 1) Intervals=1) Coupled Hole Electron Poisson Circuit Save (FilePrefix = "IV_100V_@Dop_PWell@_@XMIP@") QuasiStationary (InitialStep = 1e-6 MaxStep = 0.02 MinStep = 1e-8 Goal Name= "ElectrodeP" Voltage = -200 Plot Range=(0 1) Intervals=1) Coupled Hole Electron Poisson Circuit Save (FilePrefix = "IV_200V_@Dop_PWell@_@XMIP@")

QuasiStationary (InitialStep = 1e-6MaxStep = 0.02MinStep = 1e-12Goal Name= "ElectrodeP" Voltage=@Vop@

Plot Range=(0 1) Intervals=1) Coupled Hole Electron Poisson Circuit

付録 A.3 DC 解析用・ソースコード

File grid = "@tdr@" Output = "@log@" plot = "@tdrdat@" current = "@plot@"

Electrode

name = "ElectrodeNC" voltage = 0.0 name = "ElectrodeNR" voltage = 0.0 name = "ElectrodeNL" voltage = 0.0 name = "ElectrodeP" voltage = 0.0 name = "Electrode1" voltage = 0.0 name = "Electrode2" voltage = 0.0 name = "Electrode3" voltage = 0.0 name = "Electrode4" voltage = 0.0

Physics Mobility(DopingDep HighFieldSaturation Enormal CarrierCarrierScattering) Recombination(SRH(DopingDep) Auger Avalanche

Avalanche eAvalanche hAvalanche Band2Band) EffectiveIntrinsicDensity(OldSlotboom)

Plot Current/Vector eCurrent/Vector hCurrent eDensity hDensity eAvalanchesdevice hAvalanche ElectricField/Vector Potential DopingConcentration SpaceCharge srhRecombination AugerRecombination AvalancheGeneration TotalRecombination Band2BandGeneration AcceptorConcentration DonorConcentration eMobility hMobility

Extrapolate Derivatives AvalDerivatives RelErrControl Iterations=100 Notdamped=100 CNormPrint BreakCriteria

Current (Contact = "ElectrodeNC" maxval = 1e-6) Current (Contact = "ElectrodeNR" maxval = 1e-6) Current (Contact = "ElectrodeNL" maxval = 1e-6) Current (Contact = "ElectrodeP" maxval = 1e-6) Current (Contact = "Electrode1" maxval = 1e-6) Current (Contact = "Electrode2" maxval = 1e-6) Current (Contact = "Electrode3" maxval = 1e-6) Current (Contact = "Electrode4" maxval = 1e-6)

No Automatic Circuit Contact

Solve

Coupled Poisson Coupled Hole Poisson Coupled Electron Hole Poisson

QuasiStationary (InitialStep = 1e-6 MaxStep = 0.01MinStep = 1e-10 Goal Name= "ElectrodeP" Voltage = -100

Plot Range=(0 1) Intervals=1) Coupled Hole Electron Poisson Circuit Save (FilePrefix = "IV 100V @Dop PWell@ @XMIP@")

QuasiStationary (InitialStep = 1e-6MaxStep = 0.02MinStep = 1e-8Goal Name= "ElectrodeP" Voltage = -200

Plot Range=(0 1) Intervals=1) Coupled Hole Electron Poisson Circuit Save (FilePrefix = "IV 200V @Dop PWell@ @XMIP@")

QuasiStationary (InitialStep = 1e-6MaxStep = 0.02MinStep = 1e-12Goal Name= "ElectrodeP" Voltage=@Vop@

Plot Range=(0 1) Intervals=1) Coupled Hole Electron Poisson Circuit

付録 A .4 TRAN 解析用・ソースコード

Electrode

 $\begin{array}{ll} name = "ElectrodeNC" \ voltage = 0.0\\ name = "ElectrodeNR" \ voltage = 0.0\\ name = "ElectrodeNL" \ voltage = 0.0\\ name = "ElectrodeP" \ voltage = 0.0\\ name = "Electrode1" \ voltage = 0.0\\ name = "Electrode2" \ voltage = 0.0\\ name = "Electrode3" \ voltage = 0.0\\ name = "Electrode4" \ voltage = 0.0\\ \end{array}$

File Grid = "@tdr@" Current = "MIP_des_@Dop_PWell@_@XMIP@.plt" plot = "MIP_des_@Dop_PWell@_@XMIP@.tdr" Output = "MIP_des_@Dop_PWell@_@XMIP@.log"

Physics

Mobility(DopingDep HighFieldSaturation Enormal CarrierCarrierScattering) Recombination(SRH(DopingDep) Auger Avalanche eAvalanche hAvalanche Band2Band) EffectiveIntrinsicDensity(OldSlotboom) HeavyIon (

Direction=(0, 1)Location=(0, 97.32)Time= 0.01e-9 Length= 1.0 wt_hi= 1.0 LET_f= 4.45e-5 Gaussian Picocoulumb)

Plot hCurrent/VectoreCurrent/Vector hCurrent eDensity hDensity ElectricField/Vector Potential Doping DonorConcentration AcceptorConcentration SpaceCharge srhRecombination AugerRecombination AvalancheGeneration TotalRecombination eMobility hMobility HeavyIonChargeDensity HeavyIonGeneration eAvalanche hAvalanche

Math

Digits=5 Iterations=1000 Method=Pardiso Number_of_threads = 8 Stacksize = 200000000

Extrapolate Derivatives RelErrControl Avalderivatives CNormPrint RecBoxIntegr(1e-4 100 10000)

Solve

Load(FilePrefix="IV 200V @Dop PWell@ @XMIP@")

NewCurrentPrefix="transient 200V @Dop PWell@ @XMIP@"

Transient (InitialTime = 0.005e-9FinalTime = 0.1e-9InitialStep = 1e-14MaxStep = 2e-13MinStep = 1e-16Increment =1.2

Coupled (iterations=8, notdamped=15) Poisson Electron Hole Plot (FilePrefix="Trans_200V_@Dop_PWell@_@XMIP@_0_" Time= (0.005e-9; 0.01e-9; 0.02e-9; 0.03e-9; 0.04e-9; 0.1e-9) NoOverwrite)

Transient (InitialTime = 0.1e-9FinalTime = 1.5e-9InitialStep = 1e-13MaxStep = 1e-11MinStep = 1e-15Increment =1.1

Coupled (iterations=8, notdamped=15) Poisson Electron Hole Plot (FilePrefix="Trans_200V_@Dop_PWell@_@XMIP@_1_" Time= (0.1e-9; 0.2e-9; 0.5e-9; 0.7e-9; 1.0e-9; 1.1e-9; 1.2e-9; 1.3e-9; 1.4e-9; 1.5e-9) NoOverwrite)

Transient (InitialTime = 1.5e-9FinalTime = 1.0e-8InitialStep = 1e-11MaxStep = 1e-10MinStep = 1e-15Increment =1.1

Coupled (iterations=8, notdamped=15) Poisson Electron Hole Plot (FilePrefix="Trans_200V_@Dop_PWell@_@XMIP@_2_" Time= (1.5e-9; 1.75e-9; 2e-9; 2.25e-9; 2.5e-9; 3e-9; 3.5e-9; 4e-9; 5e-9; 6e-9; 7e-9; 8e-9; 9e-9; 1e-8) NoOverwrite)

 $\begin{array}{l} {\rm Transient} \ (\\ {\rm InitialTime} = 1.0{\rm e}{\text{-}8}\\ {\rm FinalTime} = 5.0{\rm e}{\text{-}8}\\ {\rm InitialStep} = 1{\rm e}{\text{-}11}\\ {\rm MaxStep} = 1{\rm e}{\text{-}10}\\ {\rm MinStep} = 1{\rm e}{\text{-}15}\\ {\rm Increment} = 1.1 \end{array}$

Coupled (iterations=8, notdamped=15) Poisson Electron Hole Plot (FilePrefix="Trans_200V_@Dop_PWell@_@XMIP@_3_" Time= (1.5e-8; 2e-8; 2.5e-8; 3e-8; 3.5e-8; 4e-8; 5e-8) NoOverwrite)

付録 B

50^{×10} 45 Boron Doping concentration (/cm Boron Doping concentration (/cm Boron Doping concentration (/cm 40 35 30 30 25 20 15 10 30 25 25 20 20 15 15 10 10 5 Depth [um] Depth [um] Depth [um] \boxtimes 2: B,1×10¹² cm⁻²,200 eV \boxtimes 3: B,1×10¹² cm⁻²,300 eV \boxtimes 1: B,1×10¹² cm⁻²,100 eV 40^{×10¹} 40×10¹ 40^{×10¹} (/cm³) Boron Doping concentration (/cm 3) nt 2.931e+16 ± 0.89 ant 2.732e+16: 1.055: ant 3.851e+16 ± 1 1.246 ± (/cm 35Ē 35 35 30 Boron Doping concentration 30 Boron Doping concentration 30 25 20 15 10 25Ē 25 20 20Ē 15 15 10 10 Depth [um] Depth [um] Depth [um] \boxtimes 6: B,1×10¹² cm⁻²,600 eV \boxtimes 4: B,1×10¹² cm⁻²,400 eV \boxtimes 5: B,1×10¹² cm⁻²,500 eV 40 ×10¹⁴ 35 30 25 20 15 10 10 5 40^{×10¹} 40^{×10} Boron Doping concentration (/cm ³) .735e+16 ± Boron Doping concentration (/cm³) 35 30 **3oron Doping concentration (/cm** 35 30 25Ē 25 20Ē 15 15Ē 10 10È $\stackrel{\text{Depth [um]}}{\boxtimes} 8: \text{ B}, 1 \times 10^{12} \text{ cm}^{-2}, 800 \text{ eV}$ Depth [um] Depth [um] \boxtimes 7: B,1×10¹²cm⁻²,700 eV \boxtimes 9: B,1×10¹² cm⁻²,900 eV 40×10¹⁵ 35-30-25-40^{×10¹⁸} 40^{×10¹} Boron Doping concentration (/cm ³) (/cm Boron Doping concentration (/cm 30 25 20 Boron Doping concentration 30 25 20 20 15Ē 15 10 5 10 10 0 0 Depth [um] Depth [um] Depth [um] $\boxtimes 10: B, 1 \times 10^{12} cm^{-2}, 1 keV$ $\boxtimes 11: B, 1 \times 10^{12} cm^{-2}, 1.1 keV$ \boxtimes 12: B,1×10¹² cm⁻²,1.2 keV 40<mark>×10^{1!}</mark> 40^{×10} 40^{×10} Boron Doping concentration (/cm ³) Boron Doping concentration (/cm Boron Doping concentration (/cm 35 30 25 20 35 30 25 10 10 10 5 35 30 25 20 15 15 10 10 Depth [um] Depth [um] Depth [um] \boxtimes 13: B,1×10¹² cm⁻²,1.3keV \boxtimes 14: B,1×10¹² cm⁻²,1.4 keV $\boxtimes 15: B, 1 \times 10^{12} cm^{-2}, 1.5 keV$

付録 B.1 注入イオン濃度分布、B,1×10¹²cm⁻²,100-1500 eV





