{"_buckets": {"deposit": "4f4171f3-6858-4bca-be88-e472c8619299"}, "_deposit": {"created_by": 21, "id": "1657", "owners": [21], "pid": {"revision_id": 0, "type": "depid", "value": "1657"}, "status": "published"}, "_oai": {"id": "oai:ir.soken.ac.jp:00001657", "sets": ["11"]}, "author_link": ["0", "0", "0"], "item_1_biblio_info_21": {"attribute_name": "書誌情報（ソート用）", "attribute_value_mlt": [{"bibliographicIssueDates": {"bibliographicIssueDate": "2010-03-24", "bibliographicIssueDateType": "Issued"}, "bibliographic_titles": [{}]}]}, "item_1_creator_2": {"attribute_name": "著者名", "attribute_type": "creator", "attribute_value_mlt": [{"creatorNames": [{"creatorName": "小池, 邦昭"}], "nameIdentifiers": [{"nameIdentifier": "0", "nameIdentifierScheme": "WEKO"}]}]}, "item_1_creator_3": {"attribute_name": "フリガナ", "attribute_type": "creator", "attribute_value_mlt": [{"creatorNames": [{"creatorName": "コイケ, クニアキ"}], "nameIdentifiers": [{"nameIdentifier": "0", "nameIdentifierScheme": "WEKO"}]}]}, "item_1_date_granted_11": {"attribute_name": "学位授与年月日", "attribute_value_mlt": [{"subitem_dategranted": "2010-03-24"}]}, "item_1_degree_grantor_5": {"attribute_name": "学位授与機関", "attribute_value_mlt": [{"subitem_degreegrantor": [{"subitem_degreegrantor_name": "総合研究大学院大学"}]}]}, "item_1_degree_name_6": {"attribute_name": "学位名", "attribute_value_mlt": [{"subitem_degreename": "博士（学術）"}]}, "item_1_description_1": {"attribute_name": "ID", "attribute_value_mlt": [{"subitem_description": "2010015", "subitem_description_type": "Other"}]}, "item_1_description_12": {"attribute_name": "要旨", "attribute_value_mlt": [{"subitem_description": "　本論文では超並列準汎用計算機GRAPE-DRの制御回路(GRAPE-DR制御プロセッサ)の\u003cbr /\u003e開発およびそれを用いて実行した重力多体問題シミュレーションと密行列のLU分解の性\u003cbr /\u003e能について述べる。論文申請者はGRAPE-DR用の制御モデルを考案し、それを実回路と\u003cbr /\u003eしてGRAPE-DRボード上に実装した。この制御モデルでは制御プロセッサ側で\u003cbr /\u003eGRAPE-DRプロセッサへの命令投入・データ転送・結果回収、さらにはホストへの転送\u003cbr /\u003eおよびホストからのデータ転送をすべて並行に行い、パイプライン的に行うことを可能に\u003cbr /\u003eした。これは従来の付加的なプロセッサでは実現されていなかった。この並行動作を行う\u003cbr /\u003eために、制御回路では単一のマイクロプロセッサではなく、各部に専用の制御回路を実装\u003cbr /\u003eし、これらを並列に動作させる。これによりGRAPE-DRプロセッサとのインタフェース\u003cbr /\u003e周波数が200MHzとなる低速の動作で、GRAPE-DRプロセッサとの通信において総計\u003cbr /\u003e6.775GB/sのバンド幅のデータフローを処理することに成功した。\u003cbr /\u003e　重力相互作用は到達距離が無限大であるため、重力多体問題のシミュレーションでは単\u003cbr /\u003e純な方法では計算量が粒子数の2乗に比例して増大するという問題がある。もちろん、ツ\u003cbr /\u003eリー法等で計算量のオーダーをO(\u003ci\u003eN\u003c/i\u003e log\u003ci\u003eN\u003c/i\u003e)程度にできるが、それでも計算量が非常に多\u003cbr /\u003eい。重力計算部分を高速に計算するハードウェアであるGRAvity piPE(GRAPE)を汎用の\u003cbr /\u003e計算機(ホスト計算機)に接続し、これを用いて重力の計算時間を短縮するという方法は非\u003cbr /\u003e常に有効であり、広く用いられてきた。\u003cbr /\u003e　しかし、GRAPEのような専用計算機を製作するためには計算を行うための専用LSIを\u003cbr /\u003e開発する必要がある。この開発コストが製造プロセスの微細化に従って増大したため、新\u003cbr /\u003e規の開発は困難になっている。一方、重力相互作用にはSingle Instruction Multi Data\u003cbr /\u003e (SIMD)計算機も高い性能を実現できる。SIMD型計算機は多数の演算器を同じ命令で実行\u003cbr /\u003eする計算機であり、現在一般的になっているMIMD型計算機に比べて同じトランジスタ数\u003cbr /\u003eで多数の演算器を実現可能なため、1990年頃まではいくつかの成功例があった。\u003cbr /\u003eしかしながらこのようなSIMD型計算機は1990年代以降新規開発がない。これは、\u003cbr /\u003eSIMD型計算機における通信の帯域幅の問題のためである。1990年代以降、多数の浮動小\u003cbr /\u003e数点演算器が1チップのLSIに集積できるようになったため、その多数の演算器にデータ\u003cbr /\u003eを供給するための外部メモリとの通信帯域が不足するようになった。また多数の演算\u003cbr /\u003e器を1チップに集積して演算性能が向上すると、チップ間通信に必要な帯域幅も増大する。こ\u003cbr /\u003eのために現状では1990年頃まで開発されていたようなアーキテクチャのSIMD型の計算\u003cbr /\u003e機は開発が困難になっている。\u003cbr /\u003e　重力相互作用で相互作用している多体系の相互作用計算では多数の粒子から多数の粒\u003cbr /\u003e子への力を計算するので、外部メモリへの必要な通信速度を計算速度に比べて小さくでき\u003cbr /\u003eる。また密行列演算も計算量は行列のサイズの3乗程に対してデータ量は2乗なので、計\u003cbr /\u003e算量に比べて通信量を小さくできる。このような通信量に対して計算量が大きい応用に特\u003cbr /\u003e化したアーキテクチャにすれば、必要な外部メモリへの通信帯域を削減できる。\u003cbr /\u003eこのような形でSIMD型の計算機を改良し、これをGRAPEと同じように重力計算等に\u003cbr /\u003e使うのがGRAPE-DRの基本的なアイディアである。このアイディアに基づいてSINGプ\u003cbr /\u003eロセッサチップが開発された。このSINGプロセッサチップは演算に512個の簡略化した\u003cbr /\u003eプロセッサコアを集積し、500MHz駆動で単精度で512Gflops、倍精度で256Gflopsの性\u003cbr /\u003e能値を持つ。各演算器はスループット1の倍精度浮動小数点加算器とスループット1/2の\u003cbr /\u003e倍精度浮動小数点乗算器(単精度乗算時のスループットは1となる)、32ワードのレジスタ\u003cbr /\u003eファイル、256ワードのローカルメモリ、整数ALUから構成されている。SINGプロセッサ\u003cbr /\u003eチップは命令実行サイクルごとに外部バスから命令を供給されて動作する。また、デー\u003cbr /\u003eタの入出力ポートも単純な同期インタフェースであり、メモリやI/Oバスを直結できない。\u003cbr /\u003e　GRAPE-DRプロセッサボードはSINGプロセッサ、FPGA、オンボードメモリ\u003cbr /\u003e(DDR2-SDRAM)から構成され、SINGプロセッサの制御回路はFPGA上に実装される。\u003cbr /\u003e制御プロセッサはSINGプロセッサへのデータ入出力インタフェース、オンボードメモリ\u003cbr /\u003eインタフェース、ホストインタフェースを搭載してSINGプロセッサと外部メモリ及びホ\u003cbr /\u003eスト計算機とのデータのやり取りを制御する。そのために、制御プロセッサは命令コント\u003cbr /\u003eローラ、外部メモリインタフェース、ホスト側とSINGプロセッサ側とのデータ変換回路\u003cbr /\u003eおよびSINGプロセッサ間の結果縮約回路から構成されている。命令コントローラはホス\u003cbr /\u003eト計算機からの計算起動指令でSINGプロセッサへ送出する命令列を生成する。外部メモ\u003cbr /\u003eリインタフェースはオンボードメモリへの書き込みおよび読み込みを制御する。データ変\u003cbr /\u003e換回路は、ホスト側の64ビットのデータをSINGプロセッサ側の72ビットデータに変換\u003cbr /\u003eし、同様に逆の変換も行う。プロセッサ間結果縮約回路はプロセッサボード上の4つの\u003cbr /\u003eSINGプロセッサの出力した結果を縮約して、結果回収に必要なデータ量を削減するとと\u003cbr /\u003eもにPCI Expressリンクの帯域幅を有効に利用できるようにする。ホスト側とのインタフ\u003cbr /\u003eェース回路と高速シリアルリンクについては既存の回路を使用した。\u003cbr /\u003e　重力相互作用ライブラリはHermite積分法に対応した重力相互作用計算をSINGプロセ\u003cbr /\u003eッサ上で計算するためのホスト計算機側のライブラリである。SINGプロセッサの動作周\u003cbr /\u003e波数が333MHz、粒子数が\u003ci\u003eN\u003c/i\u003e=262144の場合に重力相互作用での演算性能は377Gflops\u003cbr /\u003eとなった。これは通信を無視した場合の漸近性能の88%となる。\u003cbr /\u003e　密行列のブロック化LU分解は行列積が計算時間の大部分を占めるため、行列積の部分\u003cbr /\u003eをSINGプロセッサ上で実行することにより、密行列のLU分解をホスト計算機のみで実\u003cbr /\u003e行する場合に比べて大幅に加速することができる。SINGプロセッサの動作周波数が\u003cbr /\u003e400MHzの場合で、密行列の乗算性能は行列サイズが34816行2048列の行列と2048行\u003cbr /\u003e34816行の行列積の場合に、635Gflopsと理論ピーク性能の79.3%の性能値となった。行\u003cbr /\u003e列データの転送と計算実行を並行して行えるようにしたため、行列乗算では比較的小さな\u003cbr /\u003e行列でも高い実効性能を出すことに成功した。SINGプロセッサ用に最適化した密行列乗\u003cbr /\u003e算ライブラリを用いてLINPACKベンチマークの性能評価を行った。その結果、LU分解\u003cbr /\u003e全体では433Gflopsと理論ピークの54%の性能値となった。\u003cbr /\u003e　このように重力多体問題および密行列LU分解といった実際のアプリケーションで高い\u003cbr /\u003e理論ピーク性能に対する実効性能を達成し、準汎用型のアクセラレータの実用性を実証した。　", "subitem_description_type": "Other"}]}, "item_1_description_7": {"attribute_name": "学位記番号", "attribute_value_mlt": [{"subitem_description": "総研大甲第1319号", "subitem_description_type": "Other"}]}, "item_1_select_14": {"attribute_name": "所蔵", "attribute_value_mlt": [{"subitem_select_item": "有"}]}, "item_1_select_16": {"attribute_name": "複写", "attribute_value_mlt": [{"subitem_select_item": "印刷物から複写可"}]}, "item_1_select_17": {"attribute_name": "公開状況", "attribute_value_mlt": [{"subitem_select_item": "要旨のみ公開"}]}, "item_1_select_8": {"attribute_name": "研究科", "attribute_value_mlt": [{"subitem_select_item": "物理科学研究科"}]}, "item_1_select_9": {"attribute_name": "専攻", "attribute_value_mlt": [{"subitem_select_item": "09 天文科学専攻"}]}, "item_1_text_10": {"attribute_name": "学位授与年度", "attribute_value_mlt": [{"subitem_text_value": "2009"}]}, "item_creator": {"attribute_name": "著者", "attribute_type": "creator", "attribute_value_mlt": [{"creatorNames": [{"creatorName": "KOIKE, Kuniaki", "creatorNameLang": "en"}], "nameIdentifiers": [{"nameIdentifier": "0", "nameIdentifierScheme": "WEKO"}]}]}, "item_files": {"attribute_name": "ファイル情報", "attribute_type": "file", "attribute_value_mlt": [{"accessrole": "open_date", "date": [{"dateType": "Available", "dateValue": "2016-02-17"}], "displaytype": "simple", "download_preview_message": "", "file_order": 0, "filename": "甲1319_要旨.pdf", "filesize": [{"value": "433.7 kB"}], "format": "application/pdf", "future_date_message": "", "is_thumbnail": false, "licensetype": "license_11", "mimetype": "application/pdf", "size": 433700.0, "url": {"label": "要旨・審査要旨", "url": "https://ir.soken.ac.jp/record/1657/files/甲1319_要旨.pdf"}, "version_id": "615cf555-9c12-45b6-8277-6a99d75d43d3"}]}, "item_language": {"attribute_name": "言語", "attribute_value_mlt": [{"subitem_language": "eng"}]}, "item_resource_type": {"attribute_name": "資源タイプ", "attribute_value_mlt": [{"resourcetype": "thesis", "resourceuri": "http://purl.org/coar/resource_type/c_46ec"}]}, "item_title": "Development of Control Processor for Multipurpose Computer GRAPE-DR and its Performance Evaluation", "item_titles": {"attribute_name": "タイトル", "attribute_value_mlt": [{"subitem_title": "Development of Control Processor for Multipurpose Computer GRAPE-DR and its Performance Evaluation"}, {"subitem_title": "Development of Control Processor for Multipurpose Computer GRAPE-DR and its Performance Evaluation", "subitem_title_language": "en"}]}, "item_type_id": "1", "owner": "21", "path": ["11"], "permalink_uri": "https://ir.soken.ac.jp/records/1657", "pubdate": {"attribute_name": "公開日", "attribute_value": "2011-01-17"}, "publish_date": "2011-01-17", "publish_status": "0", "recid": "1657", "relation": {}, "relation_version_is_last": true, "title": ["Development of Control Processor for Multipurpose Computer GRAPE-DR and its Performance Evaluation"], "weko_shared_id": -1}